可左右滑动选省市

一种控制线路、版图结构以及倒装芯片实用新型专利

更新时间:2024-07-01
一种控制线路、版图结构以及倒装芯片实用新型专利 专利申请类型:实用新型专利;
地区:安徽-合肥;
源自:合肥高价值专利检索信息库;

专利名称:一种控制线路、版图结构以及倒装芯片

专利类型:实用新型专利

专利申请号:CN202210985014.8

专利申请(专利权)人:本源量子计算科技(合肥)股份有限公司
权利人地址:安徽省合肥市高新区创新大道2800号创新产业园二期E2楼六层

专利发明(设计)人:贾健豪,李业,李松

专利摘要:本申请公开了一种控制线路、版图结构以及倒装芯片,属于量子芯片测控领域。控制线路包括具有多个耦合部的磁通控制线;磁通控制线以非间断方式构造使得该多个耦合部彼此导通。该多个耦合部被配置为与比特子集中的量子比特数量相等并且一一对应耦合,并且该比特子集由多个量子比特中的部分限定且具有至少两个量子比特。该控制线路可以将多个量子比特的磁通控制线按照集总线路的方式构建,从而有助于简化芯片测试结构、提高测试效率。

主权利要求:
1.一种控制线路,应用于量子芯片,该量子芯片具有多个量子比特,其特征在于,所述控制线路包括:具有多个耦合部的磁通控制线,所述磁通控制线以非间断方式构造使得所述多个耦合部彼此是电性导通的,所述耦合部为环形结构;
所述多个耦合部被配置为与比特子集中的量子比特的数量相等且一一对应耦合,所述比特子集由所述多个量子比特中的部分或全部限定且具有至少两个量子比特;
所述控制线路还包括与多个量子比特分别耦合的至少一条微波控制线,微波控制线的条数与磁通控制线的条数相等;每条微波控制线是非间断,并且与至少两个量子比特耦合;
所述微波控制线和磁通控制线分别呈一维线性延伸状。
2.根据权利要求1所述的控制线路,其特征在于,所述环形结构具有缺口;和/或,所述环形结构具有平滑的轨迹。
3.根据权利要求2所述的控制线路,其特征在于,所述缺口具有预设朝向。
4.根据权利要求3所述的控制线路,其特征在于,所述磁通控制线按照直线形延伸,且同一条磁通控制线中的每个环形结构的缺口的朝向相同。
5.根据权利要求1至4中任意一项所述的控制线路,其特征在于,所述环形结构限定围合区域,且所述围合区域具有预设面积。
6.一种版图结构,其特征在于,包括根据权利要求1至5中任意一项所述的控制线路。
7.根据权利要求6所述的版图结构,所述版图定义有第一线路层和第二线路层,其特征在于,所述版图还包括多个量子比特;其中,所述多个量子比特配置于第一线路层,控制线路配置于第二线路层。
8.一种倒装芯片,其特征在于,具有权利要求1至5中任意一项所述的控制线路或者采用权利要求6或7所述的版图结构制作而成。
9.一种倒装芯片,其特征在于,所述倒装芯片包括:
第一芯片,配置有由多个量子比特依次两两耦合而组成的一维比特链;
面对第一芯片的第二芯片,配置有呈连续延伸状并具有多个耦合部的磁通控制线,所述磁通控制线通过所述多个耦合部与多个量子比特耦合,所述耦合部为具有缺口的圆环;
所述耦合部与所述量子比特数量相同、并且一一位置对应;
在正对第一芯片的方向,所述耦合部的轮廓于第一芯片的投影形成环绕区域;
所述量子比特中的超导量子干涉仪限定了耦合区域,并且所述耦合区域位于所述环绕区域内;
所述耦合部由磁通控制线通过弯曲形成;和/或,所述倒装芯片还包括与所述多个量子比特中的至少部分耦合的至少一条微波控制线,且每条微波控制线耦合至少两个量子比特,微波控制线的条数与磁通控制线的条数相等,所述微波控制线和磁通控制线分别呈一维线性延伸状。
10.根据权利要求9所述的倒装芯片,其特征在于,所述量子比特还具有超导量子干涉仪与连接的十字电容。
11.根据权利要求10所述的倒装芯片,其特征在于,所述倒装芯片还包括至少一条微波控制线;
每条微波控制线跨过至少两个十字电容的电容臂,从而分别与至少两个量子比特耦合。 说明书 : 一种控制线路、版图结构以及倒装芯片技术领域[0001] 本申请属于量子芯片测控领域,具体涉及一种控制线路、版图结构以及倒装芯片。背景技术[0002] 在超导量子比特的性能测试过程中,需要通过XY控制线注入控制信号来激发比特跃迁,以及通过Z控制线来控制比特的频率。[0003] 基于对超导环境的要求,超导量子比特的测试环境是由稀释制冷机提供。并且需要将环境温度降到毫开(mK)级别,以使芯片上的线路完全超导,并且诱发约瑟夫森效应,进而测试每个比特的性能。[0004] 实际上,稀释制冷机中可引入的射频信号线的数量是有限的。因此,每次测试量子比特时都会占用一定的测试资源。当需要测试的样品数量较多时,在有限的制冷资源条件下,测试不能有序地和正常地进行,从而会导致研发周期大大增加。发明内容[0005] 有鉴于此,本申请公开了一种控制线路、版图结构以及倒装芯片。该方案能够在更少的线路接入的要求情况下,对量子芯片中的量子比特进行性能测试。[0006] 本申请示例的方案,通过如下内容实施。[0007] 在第一方面,本申请的示例提出了一种应用于具有多个量子比特的量子芯片的控制线路。该控制线路包括:[0008] 具有多个耦合部的磁通控制线,且该磁通控制线以非间断方式构造使得该多个耦合部彼此是电性导通的;[0009] 多个耦合部被配置为与比特子集中的量子比特的数量相等且一一对应耦合,其中的比特子集由前述的多个量子比特中的部分或全部限定且具有至少两个量子比特。[0010] 在上述的控制线路中,磁通控制线被配置为与量子芯片中的多个量子比特耦合,以便提供一磁通控制线对多个量子比特控制的方案。量子比特在进行测试时需要在诸如稀释制冷剂提供的低温环境中通过直流信号进行频率调制,即在低温下通过磁通控制线对其进行操作。因此,当每个比特被分别配置一条磁通控制线时,将需要制冷机提供很多的接入线路与各个磁通控制线进行连接。而制冷机所能提供的接入线路的是有限的。那么针对每个比特提供一条独立的磁通控制线将会大量地占用制冷机的有限的线路。针对于此,本申请示例的方案通过将多个比特所对应的磁通控制线进行集总、合并配置,从而能够以更少的接入线路的需求于制冷机中对多比特进行频率控制。[0011] 根据本申请的一些示例,耦合部为环形结构。[0012] 根据本申请的一些示例,环形结构具有缺口。[0013] 根据本申请的一些示例,缺口具有预设朝向,和/或环形结构具有平滑的轨迹。[0014] 根据本申请的一些示例,磁通控制线按照直线形延伸,且同一条磁通控制线中的每个环形结构的缺口的朝向相同。[0015] 根据本申请的一些示例,环形结构限定围合区域,且围合区域具有预设面积。[0016] 根据本申请的一些示例,控制线路还包括与多个量子比特分别耦合的至少一条微波控制线。[0017] 根据本申请的一些示例,微波控制线的条数与磁通控制线的条数相等;每条微波控制线是非间断,并且与至少两个量子比特耦合。[0018] 根据本申请的一些示例,微波控制线和磁通控制线分别呈一维线性延伸状。[0019] 在第二方面,本申请的示例提出了一种版图结构;其包括前述之控制线路。[0020] 根据本申请的一些示例,版图定义有第一线路层和第二线路层,版图还包括多个量子比特;其中,多个量子比特配置于第一线路层,控制线路配置于第二线路层。[0021] 在第三方面,本申请的示例提出了一种倒装芯片;其具有前述的控制线路或者采用上述版图结构制作而成。[0022] 在第四方面,本申请的示例提出了一种倒装芯片,倒装芯片包括:[0023] 第一芯片,具有由多个量子比特依次两两耦合而组成的一维比特链;[0024] 面对第一芯片的第二芯片,具有呈连续延伸状并具有多个耦合部的磁通控制线,磁通控制线通过耦合部与量子比特耦合;[0025] 耦合部与量子比特数量相同、并且一一位置对应;[0026] 在正对第一芯片的方向,耦合部的轮廓于第一芯片的投影形成环绕区域;[0027] 量子比特中的超导量子干涉仪限定了耦合区域,并且耦合区域位于环绕区域内。[0028] 根据本申请的一些示例,耦合部由磁通控制线通过弯曲形成;和/或,倒装芯片还包括与多个量子比特中的至少部分耦合的至少一条微波控制线,且每条微波控制线耦合至少两个量子比特。[0029] 根据本申请的一些示例,耦合部为具有缺口的圆环。[0030] 根据本申请的一些示例,量子比特还具有超导量子干涉仪与连接的十字电容。[0031] 根据本申请的一些示例,倒装芯片还包括至少一条微波控制线;其中每条微波控制线跨过至少两个十字电容的电容臂,从而分别与至少两个量子比特耦合。[0032] 有益效果:[0033] 与现有技术相比,本申请示例控制线路中的磁通控制线实现了对量子芯片中的多个量子比特的磁通控制线的集总。相比于针对每个量子比特分别对应地配置独立的磁通控制线,本申请示例的方案采用相对集中的磁通控制线对各个量子比特进行控制。因此,本申请示例的磁通控制线所需要配置的接入线路会明显地减少,对应也减少了单个芯片测试时对线路的资源占用,从而能够利用一个稀释制冷机对更多的比特或芯片进行测试,进而可以提高测试芯片性能的效率以及改善稀释制冷机的利用率。附图说明[0034] 为了更清楚地说明本申请实施例或现有技术中的技术方案,以下将对实施例或现有技术描述中所需要使用的附图作简单地介绍。[0035] 图1为一种典型的具有两量子比特的量子芯片的电路原路示意图;[0036] 图2A为本申请实施例提供的第一种磁通控制线的结构示意图;[0037] 图2B为本申请实施例提供的第二种磁通控制线的结构示意图;[0038] 图2C为本申请实施例提供的第三种磁通控制线的结构示意图;[0039] 图2D为本申请实施例提供的第四种磁通控制线的结构示意图;[0040] 图3为本申请实施例提供的一种具有图2A所示的磁通控制线的倒装量子芯片(具有六个量子比特)的电路原理示意图;[0041] 图4示出了图3的倒装量子芯片的立体视角的结构示意图;[0042] 图5示出了图3的倒装量子芯片中的单个量子比特的电路原理图(分别记载了耦合部的两种朝向方式);[0043] 图6记载了图3的倒装量子芯片中磁通控制线和量子比特的相对位置关系的结构示意图。[0044] 图标:10‑量子芯片;100‑读取总线;101‑谐振器;102‑耦合器;103‑量子比特;104‑直流偏置线;105‑XY控制线;200‑磁通控制线;201‑耦合部;202‑缺口;203‑空气桥;300‑读取线;301‑微波控制线;302‑谐振腔;303‑量子位;304‑十字电容;305‑第一芯片;306‑第二芯片;307‑超导量子干涉。具体实施方式[0045] 图1公开了一种具有两个彼此耦合的量子比特103的量子芯片10的电路原理结构示意图。根据图1可知,其包括两个彼此通过耦合器102进行耦合的量子比特103。每个量子比特103耦合有与其对应的并且独立地配置的谐振器101。该两个量子比特103的谐振器101还分别与共同利用的读取总线100耦合。利用读取总线100可以经由谐振器101向量子比特103输入读取信号。另外,作为控制量子比特103频率而存在的线路,每个量子比特103还分别独立地配置一条直流偏置线104(大致呈T字形结构)。同时,作为控制量子比特103的状态而存在的线路,每个量子比特103还分别独立地配置一条XY控制线105。[0046] 该量子芯片10中各种线路能够按照平面布局(即各种线路配置到同一晶圆衬底的表面或其上的电介质层、金属层等表面)的方式被设计和制作,从而能够被便利地制作。但是,当量子比特103的数目增多时,其中的各种线路和元器件的布局的难度将显著地增加,甚至是不能轻易实现的。因此,基于该方案开发量子芯片10时,需要频繁地进行实验和验证,即需要对芯片进行测试。其中的测试重要内容包括对量子比特103的控制(状态和频率),而这可以通过前述的直流偏置线104和XY控制线105实现。[0047] 但是,在对上述芯片或其扩展的量子比特103数目的芯片进行测试时需要接入的信号线路的数量将会非常庞大。因此,可以知晓,在进行测试时需要相当多的测试资源。而当资源有限时,快速的开发需求会在短时间内产生大量的测试需求,这就会导致测试受限,进而影响到开发进度,不利于产品更新、迭代。面对这样的窘迫现状,有必要进行调整。[0048] 发明人认为上述方案的一个可改进点在于,其中的控制线路的配置方式。具体而言,就发明人所知当前的量子芯片中的控制线路的配置方式基本都是采取的如图1所示的方案:每个量子比特103单独地配置Z控制线、XY控制线。因此,当量子比特103数量增多时,Z控制线和XY控制线也会成比例地增加,从而导致需要接入的线路也会明显增多。[0049] 为了克服或改善上述问题,发明人提出考虑在芯片的测试过程中,通过减少控制线的使用来达到缩减单个芯片资源占用的目的,从而在整体上提高芯片的测试效率。因此,可以选择将芯片中的控制线进行集总设计;即将每个量子比特103的单独配置的同类控制线合并为一条或多条,以减少实际的控制线的数量。[0050] 并且可以知晓,由于本申请示例的上述对控制线进行集总设计的方案已经调整了量子芯片中的控制线的构造方式,而这可能对量子芯片产生不可控或者难以知晓的影响。因此,对于不关注控制线以及控制线对测试结果影响不大的芯片中,本申请示例的方案可以很方便地被适用。即该方案可以很好地适用于对新的量子比特103的结构验证,以及对谐振腔302耦合方式的改进。[0051] 接下来,请一并参阅图2至图6,发明人将详细地公开本申请示例的方案。[0052] 作为实例,本申请提出了一种能够被用于量子芯片的控制线路。示例中为磁通控制线200,其可以控制对诸如超导量子芯片中的超导量子比特的频率进行控制。在实际操控量子比特时,磁通控制线200被通入直流信号,从而通过其产生的磁场能量对超导量子比特进行作用和影响。[0053] 并且基于前述的描述,量子芯片具有多个量子比特,例如至少两个,可以是三个、四个、五个、六个等等各种被选择的数量。因此,相应地,示例中的控制线路包括磁通控制线200,并且该磁通控制线200具有多个耦合部201。耦合部201的数量可以是至少两个。并且这些耦合部201是电性导通的。即该条磁通控制线200是连续分布,而非间断的;其是一条完整的线路,例如共面波导线等各种被适当选择的传输线形式。[0054] 作为理解本申请示例中所阐述的磁通控制线200的理解,可以进行如下阐释。在图1中一个量子比特103对应耦合一个直流偏置线104(用于控制磁通量,进而控制比特的频率)。因此一个直流偏置线104具有一个与比特耦合结构。因此,当需要对多个比特进行频率控制时,需要对应提供多条独立地配置的直流偏置线104,以及相应具有非电性导通的并且各自独立的多个耦合结构。[0055] 与上述方式不同,本申请示例的方案中,一条磁通控制线200具有多个耦合部201(图2A中为作为示例性示出的4个),并且这些耦合部201是彼此连通(物理上位于同一条线路,且因此各自电性导通)的。因此,当向该条磁通控制线200通入直流时,在这条线上的各个耦合部201都可以产生相应用于控制比特的磁场能量,从而达到一条磁通控制线200对多个量子比特103进行控制。[0056] 需要指出的是,示例的控制线路中的磁通控制线200可以是一条或者多条,即磁通控制线200是至少一条。并且磁通控制线200的数量根据量子芯片10中的比特数量进行适应性的选择。一些情况下,全部的比特由一条磁通控制线200进行控制;或者,全部的比特由两条磁通控制线200进行控制,且每条磁通控制线200对应控制至少两个比特;或者,全部的比特由至少两条磁通控制线200进行控制,并且其中部分磁通控制线200控制至少两个比特,而剩余的其他磁通控制线200则控制各自控制一个比特。[0057] 换言之,示例中的控制线路中的控制比特频率的线路可以全部为磁通控制线200(具有多个耦合部201);或者部分的该线路为磁通控制线200形式,同时剩余部分的线路为如前述的直流偏置线104形式。例如,在量子比特以二位阵列排列时,可以考虑采用此方案。[0058] 由此可知,示例中的磁通控制线200的多个耦合部201可以用来芯片的多个量子比特103进行选择性的耦合。当控制比特频率的线路为磁通控制线200且数量为一时,则其多个耦合部201一一对应地与全部比特进行耦合。当控制比特频率的线路包括磁通控制线200和前述的直流偏置线104时,则其磁通控制线200的多个耦合部201一一对应地与全部比特中的一部分(即全部量子比特103的部分构成的一个子集)进行耦合。[0059] 简言之,前述图1公开了一种用于与单个比特耦合以控制该单个比特频率的第一类型的频率控制线—直流偏置线104。于本申请中,发明人提出了一种区别于前述的第一类型且新的频率控制线—磁通控制线200。并且该两类性的频率控制线的主要区别之一在于一条控制线所包含的用于与比特耦合的结构的数量。[0060] 进一步地由于本申请示例中的磁通控制线200需要与多个比特进行耦合,而前述的直流偏置线104仅与一个比特耦合,而多个比特的配置会占据一定的空间位置,因此可以知晓,磁通控制线200的长度通常会大于直流偏置线104的长度。[0061] 接前述,作为本申请中可替代的示例性磁通控制线200还可以参阅图2B、图2C以及图2D所示。再结合图2A,根据这些附图可知,本申请中的磁通控制线200是一条连续的导线,其具有持续地延伸的轨迹。并且在其轨迹的不同位置形成耦合部201。[0062] 在图2A至图2C中为相对于水平方向在竖直方向呈拱状隆起而形成的具有缺口202的环形结构;可以是椭圆环,或圆环,或多边形(如矩形环)等。[0063] 其中,图2A中的耦合部201在折弯处具有平滑过渡轨迹(图中为圆弧),且各个耦合部201的缺口202都朝向相同的方向,例如竖直向下。[0064] 图2B中的耦合部201在隆起的顶部具有非平滑的过渡轨迹(图中为直角),且各个耦合部201的缺口202都朝向相同的方向,例如竖直向下。[0065] 图2C中的耦合部201在隆起的顶部具有平滑的过渡轨迹,且各个耦合部201的缺口202具有自由地选择的朝向,例如部分竖直向上,部分则竖直向下;或者说交替地具有上下不同的朝向。[0066] 图2D中的耦合部201在竖直方向隆起形成一个封闭即无缺口202的环形结构。其中,各个耦合部201位于水平方向的同一侧。在其他的一些示例中,各个耦合部201可以分别位于水平方向的两侧。在该示例中,由于形成封闭的环形结构,因此,磁通控制线200存在交叉位置,为了避免交叉位置发生非希望或不利的影响,可以选择使用空气桥203(图2D中仅示例性地展示了一个)作为跨接结构,从而避免线路的直接交叉接触。[0067] 此外,在上述图2A至图2D中,磁通控制线200基本上沿着水平方向呈直线型延伸—除耦合部201之外。应当知晓,在其他示例中,为了于各种不同方式的量子比特103相互关联,磁通控制线200也可以按照非直线状的方式进行布线。相应地,位于磁通控制线200的耦合部201也可以具有各种适当的朝向或者摆放、布局位置和姿态,而并不以图示的内容为限制。[0068] 考虑到耦合部201所产生的磁场能量是有限的,而其需要作用于或者说能够实质地影响到量子比特才能对其进行频率控制。因此,根据耦合部201实际产生的磁场情况,可以将这些耦合部201按照适当的方式与比例进行配合。例如,可以使耦合部201接近量子比特103,但是不接触。其中接近可以选择为在同一平面的面内临近;或者,其中的接近也可以是在不同平面的相对—可以是正对或者大致相对但是具有一定的相对于面对方向的偏离。[0069] 需要指出的是,如果将本申请示例中的具有耦合部201的磁通控制线200与比特配置于同一表面,则当比例数量众多时,比特的分布方式以及其周边线路会影响到磁通控制线200的布局,例如可能会与其他线路发生交叉等,从而导致磁通控制线200的走线难度加大。因此,作为简化磁通控制线200的布线方案,选择将其与比特异面配置。[0070] 例如将其应用到倒装芯片中,那么,磁通控制线200可以位于其中的一层芯片,而量子比特103则可以位于其中的另一层芯片;这两层芯片可以直接面对或相邻。并且,这样的方案还可以带来弱化工艺所潜在的影响的优势。即控制线与比特异面,但是二者同面也是可选的方案。[0071] 在上述的示例中,记载了具有磁通控制线200的控制电路结构。进一步地,基于对比特状态控制的需要,还可以在控制线路中配置微波控制线301。其用于传输微波信号对量子比特1进行控制。[0072] 该微波控制线301可以采用与前述的XY控制线的相同设计思路,即一条XY控制线控制一个量子比特103。因此,对于多量子比特103的情况,会存在例如与其数量相同的多个条微波控制线301。[0073] 或者,微波控制线301也可以采用与磁通控制线200相同的设计原则,即将多条控制线合并构造为一条或多条(相较于1比1配置的控制线的数量更少),从而达到一条微波控制线301对全部或两个以上的比特进行状态控制。由是可知一条能控制两个以上的比特的微波控制线301也是非间断的,即连续的。[0074] 那么,基于前述内容可知,在控制电路中,磁通控制线200和微波控制线301的数量可以是相等,或者一者多而另一者少。而从形状上而言,微波控制线301可以被构造为直线状结构,其平直地延伸。或者其根据比特的配置方式选择性地弯曲等。[0075] 由此,示例中的控制电路被充分地公开,并且可知对于具有同样数量的量子比特而言,本申请示例的方案能够实现以相对更少的控制线对这些量子比特进行控制。因此,本申请示例的方案采用对控制线进行集总的设计思路,使得控制线的数量减少,从而在对基于此设计的芯片进行测控时所需求的测试资源会更少,提高测试效率。[0076] 另外,根据前文之描述可知,示例中的控制线集总设计是一种可在片上实现的方案。即该控制线的集总能够在量子芯片内实现,而不是在芯片之外的测试系统中实现;换言之,本申请示例方案是对控制线的片上集总或者描述为片上合成。因此,这样的控制线集总方案也有助于缩小芯片的测试系统的体积。[0077] 作为上述控制线路的应用示例,可以设计对应的版图结构,以用于制作量子芯片。因此该版图结构具有前述的控制线路。并且,进一步地,当该版图结构是用于制作倒装芯片时,则其可以提供第一线路层和第二线路层以及多个量子比特。其中,多个量子比特配置于第一线路层,控制线路配置于第二线路层。即将量子比特和控制线路异面分布,并且为异层芯片配置。[0078] 需要提醒的是,如前述本申请示例的方案中也可以选择将控制线路与量子比特进行共面或者同层芯片配置,但是这可能会增加其他线路或元器件的布局难度,同时也可能导致控制线路之外的其他部件的制作工艺难题—例如线路交叉、面积占用大等。因此,将控制线路应用于倒装芯片中,并且将量子比特和控制线路异面/异层芯片配置将会是有利的;当然这些示例中,控制线路对应是与量子比特异面耦合的。[0079] 因此,示例中也提出了一种基于前述控制线路或者基于前述之版图结构而被制造的量子芯片(例如是超导量子芯片,且其可以具有相位量子比特、通量量子比特或电荷量子比特等;具体地可以是gmon量子比特、Transmon量子比特等)。[0080] 可选地,一种如图3、图4和图5所示的倒装芯片包括第一芯片305(可以简记为Base)和第二芯片306(可以简记为Flip)。该两层芯片通过倒装互连结构(图中未绘示)进行连接,其中的倒装互连结构可以是凸点或凸球或凸柱;例如超导量子芯片中的铟柱。[0081] 该两层芯片具有彼此面对面的表面,即功能面;作为区分,第一芯片305具有第一功能面,第二芯片306具有第二功能面。这两个芯片以第一功能面和第二功能面分别与前述的倒装互连结构连接,从而起到支撑和保持两层芯片的相对位置,或者进一步还可以用于将在两个芯片分布的线路进行信号连接。[0082] 上述两个功能面能够为芯片的控制线和量子比特的异面分布提供可能,并且也可以避免磁通控制线200和微波控制线301的冲突。[0083] 在本申请示例中,第一芯片305的第一共面配置有多个(图3中为6个)量子比特/量子位303;例如量子位303具有如图6所示的彼此连接的十字电容304和超导量子干涉307仪(SuperconductingQuantumInterferenceDevice,简称SQUID)。这些量子比特呈一维链式排列,并且量子比特103依次两两耦合,从而构成一维比特链—图中是直线型的一维链。[0084] 而在第二芯片306的第二功能面则配置有磁通控制线200(图3中为1条)。该磁通控制线200呈连续延伸状,且间隔地分布有多个(图3中为6个)耦合部201。其中的耦合部201可以是由三条线(属于磁通控制线200的一部分)组合而成。如果定义磁通控制线200是水平方向延伸,则其中第一条线是垂直于水平方向延伸,然后第二条线水平延伸,继续为第三条线垂直于水平方向延伸。简言之,耦合部201可以是由磁通控制线200通过在局部弯曲形成。[0085] 图3中耦合部201的数量与量子比特103的数量相等,且位置上一一对应;即磁通控制线200的任意一个耦合部201在相应的位置同与其对应的一个量子比特103耦合。基于该实例中,其中的相应的位置例如是第一芯片305和第二芯片306在对置方向的垂直平面内的大致同一投影区域或范围之内。[0086] 如图4、图5和与6所示,耦合部201可以是按照在竖直方向朝上的方式构造,或者耦合部201还可以是按照在竖直方向朝下的方式构造。在另一些示例中,多个耦合部201也可以部分朝上,且部分朝下。[0087] 请再次参阅图4、图5和图6,呈环形结构的耦合部201可以在第二芯片306限定一个为围合区域,并且其当然地具有一定的面积。该面积通过可以根据与量子位303的耦合程度进行控制,以便实现对量子位303的更好的操控。因此该围合区域的面积通常是被自由地根据实际需要选择的。或者,在部分可替代的示例中,按照一般量子芯片的常规尺寸和规格,可以将耦合部201所限定的区域限定为一定预先设计的面积,即预设面积;并且基于此在制作芯片时予以考虑。例如,以双约瑟夫森结的超导量子干涉仪为例,以能够容纳超导量子干涉仪的最小矩形区域为准,围合区域的预设面积可以是大于该最小矩形区域的面积。[0088] 作为示例,对于由第一芯片305和第二芯片306构成的倒装芯片,在正对第一芯片305的方向,位于第二芯片306的磁通控制线200的耦合部201的轮廓于第一芯片305的投影形成环绕区域,同时,量子比特中的超导量子干涉307仪则限定了耦合区域。那么,耦合部201与量子位303的配合的方式,例如时耦合区域位于环绕区域(图6中为A区域所示)内。[0089] 由于磁通控制线200在SQUID区域形成U形包裹(磁通控制线200环绕面积大于SQUID区域面积),则在SQUID区域产生的互感与形成U形的线路的距离基本保持为负相关关系(距离越小,互感越大),使得磁通控制线200的信号在SQUID区域可产生适当的互感强度。[0090] 芯片除了具有磁通控制线200之外,还具有一条微波控制线301,参见图3。示例中,芯片具有十字电容304和SQUID的量子位303为例。并以此为例,在两层芯片的相对方向,如图6所示耦合部201正对SQUID。[0091] 相应地,磁通控制线200与各个量子位303的十字电容304的其中两条电容臂具有相同的延伸方向;而微波控制线301则跨过各个量子位303的十字电容304的一条电容臂,即微波控制线301与该条电容臂垂直;请参阅图4。由于微波控制线301与比特异面,因此,二者的耦合电容与二者的正对面积关联,通过控制针对面积可以确保耦合电容满足需要。[0092] 需要注意的是,在图3所示的芯片结构中,最后一个(位于图3所示方向的最右侧)比特的磁通控制线200与微波控制线301相对于比特电容耦合的部分额外伸出一些距离,以保证与其他比特保持满足需求如等同的耦合强度。[0093] 另外,通过选择异面配置控制线和比特,并且调整磁通控制线200的耦合部201以及各控制线的长度等,可以使得倒装焊的对准精度对芯片参数的影响降到更小,从而使得倒装焊压接距离成为影响设计参数的主要因素。而这可以方便地通过控制焊接柱长度、压接力的时间、大小等因素来控制。[0094] 进一步地,该芯片上还可以配置控制线之外的线路,例如公用的读取线300。其中的六个量子位303各自利用其自身对应的一个读取谐振腔302与读取线300耦合。因此,该芯片中的6个比特使用同一条微波控制线301激发,并且使用同一条磁通控制线200调频。[0095] 那么进行控制相关的测试时,上述的芯片会使用3条同轴线和1条直流线。其中,一条读取线300配置两条线缆(同轴线),微波控制线301配置一条线缆(同轴线),磁通控制线200配置一条线缆(直流线)。基于上述的线路配置即可进行比特的控制,从而达到大大降低测试资源的消耗的效果。[0096] 而如果按照图1的方式,为每个比特独立地配置一条XY控制线105和一条Z控制线/直流偏置线104,那么对于一个6比特的芯片而言,就需要8条同轴线和6条直流线。其中,一条读取线300配置两条线缆(同轴线),每个XY控制线105配置一条线缆(同轴线),每个Z控制线配置一条线缆(直流线)。[0097] 至此发明人已经对本申请示例的方案进行充分的讨论,并且可实现地表明了通过对控制线的片上集总达到对芯片控制的测试线路资源的需求量降低的效果。[0098] 前文通过参考附图描述的实施例是示例性的,仅用于解释本申请,而不能解释为对本申请的限制。为使本申请实施例的目的、技术方案和优点更加清楚,前述内容结合附图对本申请的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本申请各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。其中的各个实例的划分是为了描述方便,不应对本申请的具体实现方式构成任何限定,各个实施例在不矛盾的前提下可以相互结合相互引用。[0099] 需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。[0100] 此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。[0101] 以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果,以上所述仅为本申请的较佳实施例,但本申请不以图面所示限定实施范围,凡是依照本申请的构想所作的改变,或修改为等同变化的等效实施例,仍未超出说明书与图示所涵盖的精神时,均应在本申请的保护范围内。

专利地区:安徽

专利申请日期:2022-08-17

专利公开日期:2024-06-18

专利公告号:CN115271081B

电话咨询
读内容
搜本页
回顶部