I2C接口器件测试方法、装置及I2C接口器件

专利名称：I2C接口器件测试方法、装置及I2C接口器件

专利类型：发明专利

专利申请号：CN202010401397.0

专利申请（专利权）人：圣邦微电子(北京)股份有限公司
权利人地址：北京市海淀区西三环北路87号13层3-1301

专利发明（设计）人：张波

专利摘要：本发明公开了一种I2C接口器件测试方法、装置及I2C接口器件，所述方法包括：使所述I2C接口器件产生测试使能信号；基于所述测试使能信号屏蔽所述I2C接口器件输出至所述至少一个功能模块的信号；基于所述测试使能信号屏蔽所述至少一个功能模块输出至所述I2C接口器件的信号，并使所述I2C接口器件根据预设的至少一位测试逻辑值产生测试信号；基于所述测试信号对所述I2C接口器件进行测试。本公开无需其他功能模块动作，即可快速的进行I2C接口器件的测试，提高了测试覆盖率。

主权利要求：
1.一种I2C接口器件测试装置，所述I2C接口器件与至少一个功能模块连接，以共同完成特定的通信功能，其特征在于，所述I2C接口器件测试装置包括：I2C接口器件，包括至少一个第一输入端、至少一个第一输出端、第二输出端以及至少一个第三输出端，其中，至少一个所述第一输入端用以接收输入信号，至少一个所述第一输出端用以提供输出信号，所述第二输出端用以提供测试使能信号，至少一个所述第三输出端用以提供测试信号，所述I2C接口器件用以基于所述测试使能信号和所述测试信号进行测试，所述测试信号包括至少一位测试逻辑信号；
至少一个第一多路选择器，每个第一多路选择器的第一输入端均与所述I2C接口器件的一个第一输出端连接，每个第一多路选择器的第二输入端接收固定信号，每个第一多路选择器的输出端均与所述至少一个功能模块中的一个输入端连接，每个第一多路选择器的选择端接收所述测试使能信号，所述至少一个第一多路选择器用以在所述测试使能信号有效时屏蔽所述I2C接口器件输出至所述至少一个功能模块的信号；
至少一个第二多路选择器，每个第二多路选择器的第一输入端均与所述至少一个功能模块的一个输出端连接，每个第二多路选择器的第二输入端接收所述测试信号中的一位测试逻辑信号，每个第二多路选择器的输出端均与所述I2C接口器件的一个第一输入端连接，每个第二多路选择器的选择端接收所述测试使能信号，所述至少一个第二多路选择器用以在所述测试使能信号有效时屏蔽所述至少一个功能模块输出至所述I2C接口器件的信号，并将所述测试信号提供至所述I2C接口器件。
2.一种I2C接口器件测试方法，应用于如权利要求1所述的I2C接口器件测试装置，其特征在于，所述I2C接口器件测试方法包括：使所述I2C接口器件产生测试使能信号；
基于所述测试使能信号屏蔽所述I2C接口器件输出至所述至少一个功能模块的信号；
基于所述测试使能信号屏蔽所述至少一个功能模块输出至所述I2C接口器件的信号，并使所述I2C接口器件根据预设的至少一位测试逻辑值产生测试信号；
基于所述测试信号对所述I2C接口器件进行测试。
3.根据权利要求2所述的I2C接口器件测试方法，其特征在于，基于所述测试使能信号屏蔽所述I2C接口器件输出至所述至少一个功能模块的信号包括：在所述I2C接口器件与所述至少一个功能模块之间设置至少一个第一多路选择器；
基于所述测试使能信号，控制所述至少一个第一多路选择器断开所述I2C接口器件的输出端与所述至少一个功能模块的输入端之间的信号传输通道。
4.根据权利要求2和3中任一项所述的I2C接口器件测试方法，其特征在于，基于所述测试使能信号屏蔽所述至少一个功能模块输出至所述I2C接口器件的信号包括：在所述I2C接口器件与所述至少一个功能模块之间设置至少一个第二多路选择器；
基于所述测试使能信号，控制所述至少一个第二多路选择器断开所述I2C接口器件的输入端与所述至少一个功能模块的输出端之间的信号传输通道。
5.根据权利要求2所述的I2C接口器件测试方法，其特征在于，使所述I2C接口器件产生测试使能信号包括：向所述I2C接口器件中未使用的第一组寄存器地址写入第一特定数据；以及按顺序的向所述I2C接口器件中未使用的第二组寄存器地址写入第二特定数据，以控制所述I2C接口器件产生所述测试使能信号。
6.根据权利要求5所述的I2C接口器件测试方法，其特征在于，向所述I2C接口器件中未使用的第一组寄存器地址写入第一特定数据与向所述I2C接口器件中未使用的第二组寄存器地址写入第二特定数据为连续进行。
7.根据权利要求4所述的I2C接口器件测试方法，其特征在于，基于所述测试信号对所述I2C接口器件进行测试包括：基于所述测试使能信号，控制所述至少一个第一多路选择器将固定信号提供至所述至少一个功能模块，以及控制所述至少一个第二多路选择器将所述测试信号提供至所述I2C接口器件。
8.根据权利要求7所述的I2C接口器件测试方法，其特征在于，所述固定信号与所述I2C接口器件的输出端的默认值相同。
9.根据权利要求4所述的I2C接口器件测试方法，其特征在于，使所述I2C接口器件根据预设的至少一位测试逻辑值产生测试信号包括：在所述I2C接口器件处于测试模式的情况下，通过I2C指令将所述预设的至少一位测试逻辑值对应写入所述I2C接口器件中的至少一位测试寄存器中，控制所述I2C接口器件产生包括至少一位的测试逻辑信号在内的所述测试信号，其中，所述预设的至少一位测试逻辑值中测试逻辑值的位数与所述I2C接口器件中的至少一位测试寄存器中测试寄存器的个数、以及至少一位的测试逻辑信号中测试逻辑信号的个数相同。 说明书 : I2C接口器件测试方法、装置及I2C接口器件技术领域[0001] 本发明涉及测试技术领域，具体涉及一种I2C接口器件测试方法、装置及I2C接口器件。背景技术[0002] I2C(Inter－IntegratedCircuit，内置集成电路)通信协议以较少的接口，支持多个外围设备扩展、传输距离短等优势，广泛应用于各种需通信的芯片设计中。目前I2C通信产品I2C接口器件的FT测试(成品测试)主要包括两种方法：一种是通过I2C指令写入寄存器后，再通过I2C指令直接读取该寄存器，以此判断该寄存器是否能够成功访问。另一种是采用插入扫描链的方法实现。[0003] 上述两种方案中，第一种方案为不对I2C接口器件做任何可测试性处理，直接通过I2C指令访问待测寄存器，以判断该寄存器是否可以正常，但是该种方法只适用于可读写寄存器，无法用于只读或只写寄存器，无法保证测试覆盖率。并且对于数据变化时间有要求的特殊寄存器，采用该方法也将大大影响FT测试时间。第二种方法为通过现有工具，向I2C接口器件中加入扫描测试逻辑，使该模块具有扫描测试功能，但是该种方法需在现有时钟信号与数据信号两个I2C通信pad(测试焊盘)的基础上再增加扫描使能、扫描数据输出、扫描模式三个额外的pad。并且需要专门支持SCAN功能的测试机台或接口。[0004] 因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。发明内容[0005] 为了解决上述技术问题，本发明提供了一种I2C接口器件测试方法、装置及I2C接口器件，无需其他功能模块动作，即可快速的进行I2C接口器件的测试，提高了测试覆盖率。[0006] 根据本发明提供的一种I2C接口器件测试方法，所述I2C接口器件与至少一个功能模块连接，以共同完成特定的通信功能，所述方法包括：使所述I2C接口器件产生测试使能信号；基于所述测试使能信号屏蔽所述I2C接口器件输出至所述至少一个功能模块的信号；基于所述测试使能信号屏蔽所述至少一个功能模块输出至所述I2C接口器件的信号，并使所述I2C接口器件根据预设的至少一位测试逻辑值产生测试信号；基于所述测试信号对所述I2C接口器件进行测试。[0007] 优选地，基于所述测试使能信号屏蔽所述I2C接口器件输出至所述至少一个功能模块的信号包括：在所述I2C接口器件与所述至少一个功能模块之间设置至少一个第一多路选择器；基于所述测试使能信号，控制所述至少一个第一多路选择器断开所述I2C接口器件的输出端与所述至少一个功能模块的输入端之间的信号传输通道。[0008] 优选地，基于所述测试使能信号屏蔽所述至少一个功能模块输出至所述I2C接口器件的信号包括：在所述I2C接口器件与所述至少一个功能模块之间设置至少一个第二多路选择器；基于所述测试使能信号，控制所述至少一个第二多路选择器断开所述I2C接口器件的输入端与所述至少一个功能模块的输出端之间的信号传输通道。[0009] 优选地，使所述I2C接口器件产生测试使能信号包括：向所述I2C接口器件中未使用的第一组寄存器地址写入第一特定数据；以及按顺序的向所述I2C接口器件中未使用的第二组寄存器地址写入第二特定数据，控制所述I2C接口器件产生所述测试使能信号。[0010] 优选地，向所述I2C接口器件中未使用的第一组寄存器地址写入第一特定数据与向所述I2C接口器件中未使用的第二组寄存器地址写入第二特定数据为连续进行。[0011] 优选地，基于所述测试信号对所述I2C接口器件进行测试包括：基于所述测试使能信号，控制所述至少一个第一多路选择器将固定信号提供至所述至少一个功能模块，以及控制所述至少一个第二多路选择器将所述测试信号提供至所述I2C接口器件。[0012] 优选地，所述固定信号与所述I2C接口器件的输出端的默认值相同。[0013] 优选地，使所述I2C接口器件根据预设的至少一位测试逻辑值产生测试信号包括：在所述I2C接口器件处于测试模式的情况下，通过I2C指令将所述预设的至少一位测试逻辑值对应写入所述I2C接口器件中的至少一位测试寄存器中，产生包括至少一位的测试逻辑信号在内的所述测试信号，其中，所述预设的至少一位测试逻辑值中测试逻辑值的位数与所述I2C接口器件中的至少一位测试寄存器中测试寄存器的个数、以及至少一位的测试逻辑信号中测试逻辑信号的个数相同。[0014] 根据本发明提供的一种I2C接口器件，包括：至少一个第一输入端，用以接收输入信号；至少一个第一输出端，用以提供输出信号；第二输出端，用以提供测试使能信号；至少一个第三输出端，用以提供测试信号，所述测试信号包括至少一位测试逻辑信号。[0015] 根据本发明提供的一种I2C接口器件测试装置，所述I2C接口器件与至少一个功能模块连接，以共同完成特定的通信功能，所述装置包括：如上述的I2C接口器件，用以基于测试使能信号和测试信号进行测试；至少一个第一多路选择器，每个第一多路选择器的第一输入端均与所述I2C接口器件的一个第一输出端连接，每个第一多路选择器的第二输入端接收固定信号，每个第一多路选择器的输出端均与所述至少一个功能模块中的一个输入端连接，每个第一多路选择器的选择端接收所述测试使能信号，所述至少一个第一多路选择器用以在所述测试使能信号有效时屏蔽所述I2C接口器件输出至所述至少一个功能模块的信号；至少一个第二多路选择器，每个第二多路选择器的第一输入端均与所述至少一个功能模块的一个输出端连接，每个第二多路选择器的第二输入端接收所述测试信号中的一位测试逻辑信号，每个第二多路选择器的输出端均与所述I2C接口器件的一个第一输入端连接，每个第二多路选择器的选择端接收所述测试使能信号，所述至少一个第二多路选择器用以在所述测试使能信号有效时屏蔽所述至少一个功能模块输出至所述I2C接口器件的信号，并将所述测试信号提供至所述I2C接口器件。[0016] 优选地，所述固定信号与所述I2C接口器件的输出端的默认值相同。[0017] 本发明的有益效果是：本发明公开了一种I2C接口器件测试方法、装置及I2C接口器件，由I2C接口器件提供测试使能信号，通过测试使能信号使I2C接口器件处于测试模式下，并能够根据预设的测试逻辑值产生测试信号，进而根据测试信号进行I2C接口器件的测试；以及在测试时屏蔽了I2C接口器件输出至其他的功能模块的信号，也屏蔽了其他的功能模块输出至I2C接口器件的信号，保证了I2C接口器件在测试时的连续快速的寄存器读写操作不会影响其他的功能模块，以及保证了I2C接口器件的输入信号即测试信号可以快速的遍历I2C接口器件内的各种组合，整个测试过程无需其他功能模块动作，即可快速的进行I2C接口器件的测试，提高了测试覆盖率，缩短了测试时间，提高了测试效率。同时测试时所需的测试焊盘少，I2C接口器件的通信频率也不受特殊寄存器限制。[0018] 通过多路选择器实现在测试模式下屏蔽I2C接口器件输出至其他的功能模块的信号和其他的功能模块输出至I2C接口器件的信号，结构简单，成本低。[0019] 采用多路选择器，在屏蔽掉上述信号的同时，可以用其他的信号代替被屏蔽掉的信号以提供至I2C接口器件或至少一个功能模块，在保证测试完整性的同时，也使得各模块或器件能够正常工作。[0020] 通过向I2C接口模块中未使用的两组寄存器地址中按顺序写入特定数据的方法使能测试使能信号，减小了由于误操作而进入测试模式的风险。[0021] 通过连续的完成两次向两组寄存器地址中按顺序写入特定数据，而中间不能插入其他的操作，进一步的减小了误写入测试模式的风险。[0022] 采用测试寄存器控制产生测试信号，可以降低其他功能模块对I2C接口器件测试的影响，也降低了测试时需要输入的信号太多而其他功能模块无法提供的影响。以及仅在在测试使能信号有效时响应产生测试信号，也减少了在正常模式下对寄存器地址的非必要使用，降低了无用损耗。[0023] 应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。附图说明[0024] 通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。[0025] 图1示出本发明实施例提供的I2C接口器件测试方法的流程图；[0026] 图2示出本发明实施例提供的使能测试使能信号的方法流程图；[0027] 图3示出本发明实施例提供的I2C接口器件测试装置的结构框图。具体实施方式[0028] 为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。[0029] 除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。[0030] 在保证I2C接口器件功能正确，且不占用额外的pad的前提下，本发明提出了一种I2C接口器件的测试方法。该方法用以提高测试覆盖率并使测试时I2C接口器件的通信频率不再受特殊寄存器限制，且尽可能小地影响I2C接口器件的成品测试时间。[0031] 一般情况下，I2C接口器件与其他的至少一个功能模块连接，以共同完成特定的通信功能。除连接到pad的信号以及上电复位信号之外，I2C接口器件与其他的至少一个功能模块之间的信号分为I2C接口器件至其他功能模块的输出信号与其他功能模块输出至I2C接口器件的信号两类。本方法将对上述两类信号分别处理。下面，参照附图对本发明进行详细说明。[0032] 图1示出本发明实施例提供的I2C接口器件测试方法的流程图，图2示出本发明实施例提供的使能测试使能信号的方法流程图。[0033] 本实施例中，I2C接口器件与至少一个功能模块连接，以共同完成特定的通信功能。如图1所示，I2C接口器件测试方法包括执行如下步骤：[0034] 在步骤S1中，使I2C接口器件产生测试使能信号。[0035] 本实施例中，I2C接口器件设置有测试使能信号输出端口，用以提供测试使能信号。[0036] 可以理解的是，I2C接口器件输出的测试使能信号实为I2C接口器件的模式选择信号，当该测试使能信号无效时，I2C接口器件工作于正常模式，当该测试使能信号有效时，I2C接口器件工作于测试模式。[0037] 本文中，主要为针对I2C接口器件的测试，因此可以默认测试使能信号为有效状态。[0038] 进一步地，使I2C接口器件产生测试使能信号的方法包括：向I2C接口器件中未使用的第一组寄存器地址写入第一特定数据；以及按顺序的向I2C接口器件中未使用的第二组寄存器地址写入第二特定数据，控制I2C接口器件产生测试使能信号(此时所产生的使能信号为有效状态)。例如：某I2C接口器件中的寄存器地址0x1e和0x1f未被使用，则可以先向寄存器地址0x1e下的寄存器中写入特定数据DATA1，再向寄存器地址0x1f下的寄存器中写入特定数据DATA2，此时可控制测试使能信号切换至有效状态。通过此种方式，减小了由于误操作而进入测试模式的风险。[0039] 进一步地，上述向I2C接口器件中未使用的第一组寄存器地址写入第一特定数据与向I2C接口器件中未使用的第二组寄存器地址写入第二特定数据为连续进行，中间不能插入其他操作，如图2所示，图2采用判断流程图的形式对本实施方式中的“连续进行”进行了解释，包括：判断是否向I2C接口器件中未使用的第一组寄存器地址写入第一特定数据(步骤S41)；判断是否按顺序向I2C接口器件中未使用的第二组寄存器地址写入第二特定数据(步骤S42)。只有在两个判断条件同时满足的情况下，才会判定测试使能信号有效(步骤S43a)，I2C接口器件进入测试模式；否则将判定测试使能信号无效(步骤S43b)，I2C接口器件为正常模式。通过此种方式，进一步的减小了误写入测试模式的风险。[0040] 在步骤S2中，基于测试使能信号屏蔽I2C接口器件输出至至少一个功能模块的信号。[0041] 进一步地，本实施例中，基于测试使能信号屏蔽I2C接口器件输出至至少一个功能模块的信号进一步包括：在I2C接口器件与至少一个功能模块之间设置至少一个第一多路选择器；基于测试使能信号，控制至少一个第一多路选择器断开I2C接口器件的输出端与至少一个功能模块的输入端之间的信号传输通道。[0042] 具体参见图3，图3示出本发明实施例提供的I2C接口器件测试装置的结构框图。如图3所示，以具有一个输入端(对应下文的第一输入端)和一个输出端(对应下文的第一输出端)的I2C接口器件，和仅一个功能模块与I2C接口器件连接为例，I2C接口器件1通过第一输入端IN1_1接收功能模块2提供的输入信号，I2C接口器件1通过第一输出端OUT1_2向功能模块2提供输出信号(可以理解的是，向I2C接口器件1提供输入信号的功能模块与接收I2C接口器件1输出的输出信号的功能模块可以是相同的功能模块，也可以是不同的功能模块。当I2C接口器件的输入端和/或输出端的数量为多个时，与之相连的功能模块的数量可以是一个也可以是多个。本文中，功能模块只是与I2C接口器件具有信号传输的器件或模块的统称)。[0043] 进一步地，在I2C接口器件1的第一输出端OUT1_2与功能模块2的输入端IN2_1之间设置有第一多路选择器4，该第一多路选择器4的第一输入端I2_0与I2C接口器件1的第一输出端OUT1_2连接，该第一多路选择器4的第二输入端I2_1接收固定信号b0/b1，该第一多路选择器4的输出端Y2_1功能模块2的输入端IN2_1连接，该第一多路选择器4的选择端S2接收测试使能信号TEST_EN。[0044] 具体的，在对I2C接口器件进行测试时，I2C接口器件产生测试使能信号TEST_EN为有效状态。基于有效状态的测试使能信号TEST_EN，第一多路选择器4断开I2C接口器件1的第一输出端OUT1_2与功能模块2的输入端IN2_1之间的信号传输通道，并将其第二输入端I2_1接收的固定信号b0/b1提供至功能模块2。[0045] 优选地，为保证在测试模式下功能模块2仍能够正常工作，第一多路选择器4的第二输入端I2_1所接收的固定信号b0/b1取决于I2C接口器件1的第一输出端OUT1_2的默认值，当I2C接口器件1的第一输出端OUT1_2的默认值为1(高电平)时，固定信号b0/b1为1(高电平)；当I2C接口器件1的第一输出端OUT1_2的默认值为0(低电平)时，固定信号b0/b1为0(低电平)。也即是说，固定信号b0/b1与I2C接口器件1的第一输出端OUT1_2的默认值相同。通过此种方式，保证了I2C接口器件测试时连续快速的寄存器读写操作不影响其他的功能模块，提高了测试的可行性。[0046] 可以理解的是，I2C接口器件也可以是具有两个或两个以上的第一输出端，此时在I2C接口器件的每个第一输出端之前都连接有第一多路选择器，进而保证在测试模式下可以将固定信号提供至其他的功能模块。以及每一个第一多路选择器接收的固定信号都应与该第一多路选择器接收的I2C接口器件的第一输出端的默认值相同。[0047] 在步骤S3中，基于测试使能信号屏蔽至少一个功能模块输出至I2C接口器件的信号，并使I2C接口器件根据预设的至少一位测试逻辑值产生测试信号。[0048] 进一步地，本实施例中，基于测试使能信号屏蔽至少一个功能模块输出至I2C接口器件的信号进一步包括：在I2C接口器件与至少一个功能模块之间设置至少一个第二多路选择器；基于测试使能信号，以控制至少一个第二多路选择器断开I2C接口器件的输入端与至少一个功能模块的输出端之间的信号传输通道。[0049] 本实施例中，参考图3，同样以具有一个输入端(对应下文的第一输入端)和一个输出端(对应下文的第一输出端)的I2C接口器件，和仅一个功能模块与I2C接口器件连接为例，在I2C接口器件1的第一输入端IN1_1与功能模块2的输出端OUT2_2之间设置有第二多路选择器3，该第二多路选择器3的第一输入端I1_0与功能模块2的输出端OUT2_2连接，该第二多路选择器3的第二输入端I1_1接收测试信号TESTO1，该第二多路选择器3的输出端Y1_1与I2C接口器件1的第一输入端IN1_1连接，该第二多路选择器3的选择端S1接收测试使能信号TEST_EN。[0050] 具体的，在对I2C接口器件进行测试时，I2C接口器件产生测试使能信号TEST_EN为有效状态。基于有效状态下的测试使能信号TEST_EN，第二多路选择器3断开I2C接口器件1的第一输入端IN1_1与功能模块2的输出端OUT2_2之间的信号传输通道，并将其第二输入端I1_1接收的测试信号TESTO1提供至I2C接口器件1的第一输入端IN1_1。通过此种方式，保证了I2C接口器件的输入信号即测试信号可以快速的遍历I2C接口器件内的各种组合，缩短了扫描测试时间，提高了测试效率。[0051] 可以理解的是，I2C接口器件也可以是具有两个或两个以上的第一输入端，此时在I2C接口器件的每个第一输入端之前都连接有第二多路选择器，进而保证在测试模式下可以将测试信号TESTO1完整的提供至I2C接口器件。[0052] 本实施例中，可以通过I2C指令写入测试寄存器的方式控制I2C接口器件产生测试信号TESTO1。具体的，使I2C接口器件根据预设的至少一位测试逻辑值产生测试信号包括：在I2C接口器件处于测试模式的情况下，通过I2C指令将预设的至少一位测试逻辑值对应写入I2C接口器件中的至少一位测试寄存器中，进而产生包括至少一位的测试逻辑信号在内的测试信号TESTO1。[0053] 优选地，本实施例中，预设的至少一位测试逻辑值中测试逻辑值的位数与I2C接口器件中至少一位测试寄存器的测试寄存器的个数、以及至少一位的测试逻辑信号中测试逻辑信号的个数、以及I2C接口器件具有的输入信号的个数、以及I2C接口器件与至少一个功能模块之间连接的第二多路选择器的个数相同。并且预设的至少一位测试逻辑值中测试逻辑值的位数与I2C接口器件中至少一位测试寄存器的测试寄存器的个数、以及至少一位的测试逻辑信号中测试逻辑信号的个数这三者中的任意两者之间为一一对应关系。[0054] 例如：某I2C接口器件共具有7个输入信号，且正常功能的寄存器地址包括0x00‑0x0f段，则该I2C接口器件共需要7位测试寄存器(假设该7位测试寄存器可占用寄存器地址中的0x10)。在I2C接口器件测试模式下(即测试使能信号TEST_EN有效)，通过I2C指令将预设的7位测试逻辑值分别写入到寄存器地址0x10下的7位测试寄存器中，即可对应产生包含7位测试逻辑信号在内的测试信号TESTO1。其中，测试信号TESTO1中每位测试逻辑信号均对应一位测试寄存器(通常，每8位测试寄存器为一组，对应I2C接口器件中尚未使用的一组寄存器地址，不足8位的也对应一组寄存器地址)。其中，只有在测试使能信号TEST_EN有效时，I2C接口器件才会响应向目标寄存器地址的写入操作，通过此种方式，可以减少在正常模式下对寄存器地址的非必要使用，降低无用损耗。[0055] 本实施例中，采用测试寄存器控制产生测试信号，可以降低其他功能模块对I2C接口器件测试的影响，也降低了测试时需要输入的信号太多而其他功能模块无法提供的影响。[0056] 在步骤S4中，基于测试信号对I2C接口器件进行测试。[0057] 本实施例中，参考上述描述，在屏蔽了I2C接口器件输出至至少一个功能模块的信号，以及屏蔽了至少一个功能模块输出至I2C接口器件的信号的情况下，将I2C接口器件根据预设的至少一位测试逻辑值产生测试信号输入至I2C接口器件的输入端，由I2C接口器件根据该测试信号运行以进行测试。整个测试过程无需其他功能模块动作，即可快速的进行I2C接口器件的测试，提高了测试覆盖率，缩短了测试时间，提高了测试效率。同时测试时所需的测试焊盘少，I2C接口器件的通信频率也不受特殊寄存器限制。[0058] 图3示出本发明实施例提供的I2C接口器件测试装置的结构示意图图。[0059] 如图3所示，本实施例中，I2C接口器件测试装置包括：I2C接口器件1，用以基于测试使能信号TEST_EN和测试信号TESTO1进行扫描测试。其中，I2C接口器件1与其他的至少一个功能模块2(图3中仅画出一个功能模块2，但可以理解的是，当功能模块2的数量存在多个时，原理与之相同。因此，图3中的功能模块此处泛指为至少一个的相同或不同的功能模块)连接，以共同完成特定的通信功能。[0060] 进一步地，I2C接口器件1包括至少一个第一输入端(如IN1_1)，用以接收输入信号；至少一个第一输出端(如OUT1_2)，用以提供输出信号；第二输出端，用以提供测试使能信号TEST_EN；至少一个第三输出端，用以提供测试信号TESTO1。其中，测试信号TESTO1包括至少一位测试逻辑信号。[0061] 至少一个第一多路选择器4，每个第一多路选择器4的第一输入端I2_0均与I2C接口器件的一个第一输出端连接OUT1_2，每个第一多路选择器4的第二输入端I2_1接收固定信号b0/b1，每个第一多路选择器4的输出端Y2_1均与至少一个功能模块2中的一个输入端IN2_1连接，每个第一多路选择器4的选择端S2接收测试使能信号TEST_EN，该至少一个第一多路选择器4用以在测试使能信号TEST_EN有效时屏蔽I2C接口器件1输出至至少一个功能模块2的信号。其中，固定信号b0/b1与I2C接口器件1的第一输出端OUT1_2的默认值相同。[0062] 至少一个第二多路选择器3，每个第二多路选择器3的第一输入端I1_0均与至少一个功能模块2的一个输出端OUT2_2连接，每个第二多路选择器3的第二输入端I1_1接收测试信号TESTO1中的一位测试逻辑信号，每个第二多路选择器3的输出端Y1_1均与I2C接口器件1的一个第一输入端IN1_1连接，每个第二多路选择器3的选择端S1接收测试使能信号TEST_EN，该至少一个第二多路选择器3用以在测试使能信号TEST_EN有效时屏蔽至少一个功能模块2输出至I2C接口器件1的信号，并将测试信号TESTO1提供至I2C接口器件1的至少一个第一输入端。[0063] 综上，本发明公开了一种I2C接口器件测试方法、装置及I2C接口器件，由I2C接口器件提供测试使能信号，通过使能测试使能信号，使得I2C接口器件在测试模式下能够根据预设的测试逻辑值产生测试信号，进而根据测试信号进行I2C接口器件的测试；以及在测试时屏蔽了I2C接口器件输出至其他的功能模块的信号，也屏蔽了其他的功能模块输出至I2C接口器件的信号，保证了I2C接口器件在测试时的连续快速的寄存器读写操作不会影响其他的功能模块，以及保证了I2C接口器件的输入信号即测试信号可以快速的遍历I2C接口器件内的各种组合，整个测试过程无需其他功能模块动作，即可快速的进行I2C接口器件的测试，提高了测试覆盖率，缩短了测试时间，提高了测试效率。同时测试时所需的测试焊盘少，I2C接口器件的通信频率也不受特殊寄存器限制。[0064] 应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。[0065] 最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

专利地区：北京

专利申请日期：2020-05-13

专利公开日期：2024-06-18

专利公告号：CN113671360B