可左右滑动选省市

一种半导体装置用的封装以及半导体装置发明专利

更新时间:2024-07-01
一种半导体装置用的封装以及半导体装置发明专利 专利申请类型:发明专利;
源自:日本高价值专利检索信息库;

专利名称:一种半导体装置用的封装以及半导体装置

专利类型:发明专利

专利申请号:CN202080006086.2

专利申请(专利权)人:住友电工光电子器件创新株式会社
权利人地址:日本神奈川县

专利发明(设计)人:井上真吾,蛯原要

专利摘要:本发明公开了一种半导体装置用的封装。这一例子的封装具备:基座,具有金属制的主面;电介质的侧壁,具有与主面对向的底面;接合材料,含有银(Ag),将基座的主面与侧壁的底面相互接合;金属制的引线,接合于与侧壁的底面相反侧的上面;及不含银(Ag)的导电层。导电层在侧壁的底面与上面之间设置于从主面的法线方向观察时与引线重合的位置。导电层与接合材料电连接,沿着底面延伸,并且从侧壁的侧面露出。

主权利要求:
1.一种半导体装置用的封装,具备:基座,具有金属制的主面;
电介质的侧壁,具有与所述主面对向的底面;
接合材料,含有银(Ag),将所述基座的所述主面与所述侧壁的所述底面相互接合;
金属制的引线,接合于与所述侧壁的所述底面相反侧的上面;及导电层,不含银(Ag),在所述侧壁的所述底面与所述上面之间设置于从所述主面的法线方向观察时与所述引线重合的位置,该导电层与所述接合材料电连接,沿着所述底面延伸,并且从所述侧壁的侧面露出,贯通所述导电层与所述接合材料之间的所述侧壁的导电性的通孔进行所述导电层与所述接合材料的电连接。
2.根据权利要求1所述的半导体装置用的封装,其中,所述侧壁的与所述接合材料接合的面与所述导电层之间的距离,比所述侧壁的与接合于所述接合材料的面相反侧的面与所述导电层之间的距离短。
3.根据权利要求1所述的半导体装置用的封装,其中,所述电介质为陶瓷,
所述导电层具有层叠构造,该层叠构造含有钨(W)层以及镍(Ni)层。
4.根据权利要求1所述的半导体装置用的封装,其中,所述电介质为树脂,
所述导电层具有层叠构造,该层叠构造含有铜(Cu)层、以及金(Au)层或者镍(Ni)层。
5.根据权利要求1所述的半导体装置用的封装,其中,所述导电层包括第一部分和第二部分之中的至少一方,该第一部分靠所述侧壁的内侧面偏向设置且从所述内侧面露出,该第二部分靠所述侧壁的外侧面偏向设置且从所述外侧面露出。
6.一种半导体装置用的封装,具备:基座,具有金属制的主面;
电介质的侧壁,具有接合于所述主面的底面;
金属制的引线,和与所述侧壁的所述底面相反侧的上面对向;
接合材料,含有银(Ag),将所述引线与所述侧壁的所述上面相互接合;及导电层,不含银(Ag),在所述侧壁的所述底面与所述上面之间设置于从所述主面的法线方向观察时与所述引线重合的位置,该导电层与所述接合材料电连接,沿着所述上面延伸,并且从所述侧壁的侧面露出。
7.根据权利要求6所述的半导体装置用的封装,其中,贯通所述导电层与所述接合材料之间的所述侧壁的导电性的通孔进行所述导电层与所述接合材料的电连接。
8.根据权利要求6或7所述的半导体装置用的封装,其中,所述侧壁的与所述接合材料接合的面与所述导电层之间的距离,比所述侧壁的与接合于所述接合材料的面相反侧的面与所述导电层之间的距离短。
9.根据权利要求6或7所述的半导体装置用的封装,其中,所述电介质为陶瓷,
所述导电层具有层叠构造,该层叠构造含有钨(W)层以及镍(Ni)层。
10.根据权利要求6或7所述的半导体装置用的封装,其中,所述电介质为树脂,
所述导电层具有层叠构造,该层叠构造含有铜(Cu)层、以及金(Au)层或者镍(Ni)层。
11.根据权利要求6或7所述的半导体装置用的封装,其中,所述导电层包括第一部分和第二部分之中的至少一方,该第一部分靠所述侧壁的内侧面偏向设置且从所述内侧面露出,该第二部分靠所述侧壁的外侧面偏向设置且从所述外侧面露出。
12.一种半导体装置,具备:
封装;及
装载于所述封装内的半导体元件,
所述封装,具备:
基座,具有金属制的主面;
电介质的侧壁,具有与所述主面对向的底面;
接合材料,含有银(Ag),将所述基座的所述主面与所述侧壁的所述底面相互接合;
金属制的引线,接合于与所述侧壁的所述底面相反侧的上面;及导电层,不含银(Ag),在所述侧壁的所述底面与所述上面之间设置于从所述主面的法线方向观察时与所述引线重合的位置,该导电层与所述接合材料电连接,沿着所述底面延伸,并且从所述侧壁的侧面露出,所述引线经由所述封装内的布线与所述半导体元件电连接,所述引线的电位比所述基座的所述主面的电位低。
13.一种半导体装置,具备:
权利要求6所述的封装;及
装载于所述封装内的半导体元件,
所述引线经由所述封装内的布线与所述半导体元件电连接,所述引线的电位比所述基座的所述主面的电位高。
14.一种半导体装置用的封装,具备:基座,具有金属制的主面;
电介质的侧壁,具有与所述主面对向的底面;
接合材料,含有银(Ag),将所述基座的所述主面与所述侧壁的所述底面相互接合;
金属制的引线,接合于与所述侧壁的所述底面相反侧的上面;及导电层,不含银(Ag),在所述侧壁的所述底面与所述上面之间设置于从所述主面的法线方向观察时与所述引线重合的位置,该导电层与所述接合材料电连接,沿着所述底面延伸,并且从所述侧壁的侧面露出,所述电介质为树脂,
所述导电层具有层叠构造,该层叠构造含有铜(Cu)层、以及金(Au)层或者镍(Ni)层。
15.一种半导体装置用的封装,具备:基座,具有金属制的主面;
电介质的侧壁,具有与所述主面对向的底面;
接合材料,含有银(Ag),将所述基座的所述主面与所述侧壁的所述底面相互接合;
金属制的引线,接合于与所述侧壁的所述底面相反侧的上面;及导电层,不含银(Ag),在所述侧壁的所述底面与所述上面之间设置于从所述主面的法线方向观察时与所述引线重合的位置,该导电层与所述接合材料电连接,沿着所述底面延伸,并且从所述侧壁的侧面露出,所述导电层包括第一部分和第二部分之中的至少一方,该第一部分靠所述侧壁的内侧面偏向设置且从所述内侧面露出,该第二部分靠所述侧壁的外侧面偏向设置且从所述外侧面露出。 说明书 : 一种半导体装置用的封装以及半导体装置技术领域[0001] 本公开涉及一种半导体装置用的封装以及半导体装置。[0002] 本申请主张基于2019年2月14日申请的日本申请第2019‑024289号的优先权,援引所述日本申请中记载的全部记载内容。背景技术[0003] 专利文献1公开了高频电路模块。该模块具备第一及第二印刷基板。第一印刷基板安装有高频部件。在第二印刷基板的与高频部件的安装区域对向的部分设置有挖除部,该挖除部的周围由多个导体孔的埋设壁面和表层或内层的导体层包围。第一及第二印刷基板的对向的表层图案彼此通过焊料电连接。在第二印刷基板的挖除部空间内收容有高频部件。[0004] 专利文献2公开了微波设备用封装。该封装具备成为接地电极的基座金属和设置于基座金属上的三层陶瓷层。在最下层的陶瓷层设置有微带线路用的接地导电图案。在中间层的陶瓷层设置有将外部电路与半导体芯片电连接的线路导电图案。在最上层的陶瓷层设置有与基座金属连接的接地导电图案。在形成引线端子的区域附近,最下层的陶瓷层的接地导电图案不从层叠端部露出。[0005] 现有技术文献[0006] 专利文献[0007] 专利文献1:日本特开2011‑165931号公报[0008] 专利文献2:日本特开平10‑163353号公报发明内容[0009] 本公开提供一种方案的半导体装置用的封装。该半导体装置用的封装具备:基座,具有金属制的主面;电介质的侧壁,具有与主面对向的底面;接合材料,含有银(Ag),将基座的主面与侧壁的底面相互接合;金属制的引线,接合于与侧壁的底面相反侧的上面;及不含银(Ag)的导电层。导电层在侧壁的底面与上面之间设置于从主面的法线方向观察时与引线重合的位置。导电层与接合材料电连接,沿着底面延伸,并且从侧壁的侧面露出。[0010] 本公开提供一种方案的半导体装置。该半导体装置具备上述的封装和装载于封装内的半导体元件。引线经由封装内的布线与半导体元件电连接。引线的电位比基座的主面的电位低。[0011] 本公开提供另一方案的半导体装置用的封装。该另一方案的半导体装置用的封装具备:基座,具有金属制的主面;电介质的侧壁,具有接合于主面的底面;金属制的引线,和与侧壁的底面相反侧的上面对向;接合材料,含有银(Ag),将引线与侧壁的上面相互接合;及不含银(Ag)的导电层。导电层在侧壁的底面与上面之间设置于从主面的法线方向观察时与引线重合的位置。导电层与接合材料电连接,沿着上面延伸,并且从侧壁的侧面露出。[0012] 本公开提供另一方案的半导体装置。该另一方案的半导体装置具备上述的另一方案的封装和装载于封装内的半导体元件。引线经由封装内的布线与半导体元件电连接。引线的电位比基座的主面的电位高。附图说明[0013] 图1是一种实施方式的半导体装置用的封装的俯视图。[0014] 图2是示意地表示沿着图1的II‑II线的半导体装置用的封装的一部分的剖面的图。[0015] 图3是示意地表示沿着图1的III‑III线的半导体装置用的封装的一部分的剖面的示意图。[0016] 图4是表示导电层及通孔的配置的图,示意地示出了从基座的主面的法线方向观察导电层及通孔的情况。[0017] 图5是表示具备一种实施方式的封装的半导体装置的结构的俯视图。[0018] 图6是表示半导体芯片的表面的图。[0019] 图7是表示半导体芯片的背面的图。[0020] 图8是表示Ag的枝晶从接合材料朝向输入引线生长的情况的示意图。[0021] 图9是表示第一变形例的半导体装置用的封装的俯视图。[0022] 图10是示意地表示沿着图9的X‑X线的第一变形例的半导体装置用的封装的一部分的剖面的图。[0023] 图11是示意地表示沿着图9的XI‑XI线的第一变形例的半导体装置用的封装的一部分的剖面的图。[0024] 图12是表示第一变形例的导电层及通孔的配置的图,示意地示出了从基座的主面的法线方向观察导电层及通孔的情况。[0025] 图13是示意地表示第二变形例的半导体装置用的封装的包括输入引线的剖面的示意图。[0026] 图14是示意地表示第二变形例的半导体装置用的封装的包括输出引线的剖面的示意图。[0027] 图15是表示第二变形例的导电层及通孔的配置的图,示意地示出了从基座的主面的法线方向观察导电层及通孔的情况。[0028] 图16是示意地表示第三变形例的半导体装置用的封装的包括输入引线的剖面的示意图。[0029] 图17是示意地表示第三变形例的半导体装置用的封装的包括输出引线的剖面的示意图。[0030] 图18A是表示第三变形例的导电层及通孔的配置的图,示意地示出了从基座的主面的法线方向观察导电层及通孔的情况。[0031] 图18B是表示第三变形例的导电层及通孔的配置的图,示意地示出了从基座的主面的法线方向观察导电层及通孔的情况。[0032] 图19是示意地表示第四变形例的半导体装置用的封装的包括输入引线的剖面的示意图。[0033] 图20是示意地表示第四变形例的半导体装置用的封装的包括输出引线的剖面的示意图。[0034] 图21是示意地表示第五变形例的半导体装置用的封装的包括输入引线的剖面的示意图。具体实施方式[0035] [本公开所要解决的课题][0036] 在例如高频用途的半导体装置中,使用用于气密地密封半导体元件的封装。封装具备:基座,具有金属制的主面;电介质的侧壁,具有与基座的主面接合的底面;金属制的引线,接合于与侧壁的底面相反侧的上面。在基座的主面与侧壁的底面的接合以及侧壁的上面与引线的接合中的至少一方有时会使用含银(Ag)的接合材料(例如银蜡、烧结型银膏等)。含Ag的接合材料与焊料等相比可靠性高。[0037] 然而,在使用含Ag的接合材料的情况下会产生如下课题。在很多情况下,基座的主面被规定为地电位(接地电位)。另外,在引线上施加如对半导体元件的偏置电压这样的各种电压。因此,在基座的主面与引线之间会产生电场。在潮湿的环境下,由于该电场而容易发生离子迁移(离子化的金属在电场间的物质表面移动的现象)。金属离子被电场吸引而移动,由于某种原因从离子化状态变回金属并积累,由此形成枝晶(树枝状晶体)。如果Ag的枝晶从上述含有Ag的接合材料生长而使引线与基座的主面短路,则会导致半导体装置的故障。需要说明的是,Ag的枝晶从电位高的一侧向电位低的一侧生长。因此,在引线的电位比基座的主面的电位低的情况(例如引线供给负的栅极偏压的情况)下,Ag的枝晶从基座与侧壁之间的接合材料向引线生长。另外,在引线的电位比基座的主面的电位高的情况(例如引线供给正的漏极偏压的情况)下,Ag的枝晶从引线与侧壁之间的接合材料向基座生长。[0038] [本公开的效果][0039] 根据本公开能够减少由半导体装置用的封装的接合材料所含的Ag的枝晶导致的基座的主面与引线的短路。[0040] [本公开的实施方式的说明][0041] 首先,列举本公开的实施方式的内容进行说明。一种实施方式的半导体装置用的封装具备:基座,具有金属制的主面;电介质的侧壁,具有与主面对向的底面;接合材料,含有银(Ag),将基座的主面与侧壁的底面相互接合;金属制的引线,接合于与侧壁的底面相反侧的上面;及不含银(Ag)的导电层。导电层在侧壁的底面与上面之间设置于从主面的法线方向观察时与引线重合的位置。导电层与接合材料电连接,沿着底面延伸,并且从侧壁的侧面露出。[0042] 一种实施方式的半导体装置具备上述实施方式的封装和装载于封装内的半导体元件。引线经由封装内的布线与半导体元件电连接。引线的电位比基座的主面的电位低。[0043] 另一实施方式的半导体装置用的封装具备:基座,具有金属制的主面;电介质的侧壁,具有接合于主面的底面;金属制的引线,和与侧壁的底面相反侧的上面对向;接合材料,含有银(Ag),将引线与侧壁的上面相互接合;及不含银(Ag)的导电层。导电层在侧壁的底面与上面之间设置于从主面的法线方向观察时与引线重合的位置。导电层与接合材料电连接,沿着上面延伸,并且从侧壁的侧面露出。需要说明的是,能够将该另一实施方式的半导体装置用的封装的结构和上述的一种实施方式的半导体装置用的封装的结构应用于一个半导体装置用的封装。[0044] 另一实施方式的半导体装置具备上述的另一实施方式的封装和装载于封装内的半导体元件。引线经由封装内的布线与半导体元件电连接。引线的电位比基座的主面的电位高。需要说明的是,能够将该另一实施方式的半导体装置的结构和上述的一种实施方式的半导体装置的结构应用于一个半导体装置。[0045] 作为一种实施方式也可以是,在上述任一实施方式的封装或者半导体装置中,由贯通导电层与接合材料之间的侧壁的导电性的通孔进行导电层与接合材料的电连接。[0046] 作为一种实施方式也可以是,在上述任一实施方式的封装或者半导体装置中,侧壁的与接合材料接合的面与导电层之间的距离比侧壁的与接合于接合材料的面相反侧的面与导电层之间的距离短。[0047] 作为一种实施方式也可以是,在上述任一实施方式的封装或者半导体装置中,电介质也为陶瓷,导电层具有层叠构造,该层叠构造含有钨(W)层以及镍(Ni)层。[0048] 作为一种实施方式也可以是,在上述任一实施方式的封装或者半导体装置中,电介质也为树脂,导电层具有层叠构造,该层叠构造含有铜(Cu)层、以及金(Au)层或者镍(Ni)层。[0049] 作为一种实施方式也可以是,在上述任一实施方式的封装或者半导体装置中,导电层包括第一部分和二部分中的至少一方,该第一部分靠侧壁的内侧面偏向设置且从内侧面露出,该第二部分靠侧壁的外侧面偏向设置且从外侧面露出。在该情况下也可以是,导电层仅包括第二部分。[0050] [本公开的实施方式的详细说明][0051] 以下参照附图对本公开的实施方式的半导体装置用的封装及半导体装置的具体例进行说明。本发明不局限于这些示例,而是由要求保护的范围表示,并意图包含与要求保护的范围等同的意思及范围内的全部变更。在以下的说明中,在附图的说明中对相同的要素附以相同的标号,并省略重复的说明。[0052] 图1是一种实施方式的半导体装置用的封装1A的俯视图。图2是示意地沿着图1的II‑II线的封装1A的剖面的图。图3是示意地表示沿着图1的III‑III线的封装1A的剖面的图。如图1至图3所示,本实施方式的封装1A具备基座3、侧壁4A、两个输入引线5、两个输出引线6、接合材料7~10,导电层11、12、多个通孔13以及多个通孔14。[0053] 基座3为具有金属制的平坦的主面3a的板状部件。基座3例如由铜、铜和钼的合金、铜和钨的合金或者铜板、钼板、钨板、铜和钼的合金板、铜和钨的合金板的层叠材料构成。在图2及图3所示的示例中,基座3具有钼板32被夹在两张铜板31、33之间的构造。在基座3的基材的表面施加有镍铬(镍铬合金)‑金、镍‑金、镍‑钯‑金、银或镍、或者镍‑钯等的镀覆。金、银以及钯是镀覆材料,NiCr及Ni等是种子材料。在包含镀覆材料及种子材料的情况下比仅有镀覆材料的情况更能提高贴合性。基座3的厚度例如为0.5mm以上且1.5mm以下。基座3的平面形状例如为长方形。[0054] 侧壁4A是由作为电介质的陶瓷构成的近似长方形的框状的构件。如图1所示,侧壁4A具有在沿着基座3的主面3a的方向D1上相互对向的一对部分41、42、和在与方向D1交叉(例如正交)的方向D2上相互对向的一对部分43、44。部分41、42沿着方向D2相互平行地延伸,且部分43、44沿着方向D1相互平行地延伸。在以下的说明中,有时将部分41称为输入侧的侧壁部分,将部分42称为输出侧的侧壁部分。垂直于延伸方向的各部分41~44的剖面是长方形状或者正方形状。侧壁4A在主面3a的法线方向上的高度例如为0.5mm以上且1.0mm以下。[0055] 如图2及图3所示,侧壁4A具有与基座3的主面3a对向的平坦的底面4a和与底面4a相反侧的上面4b。在底面4a及上面4b的整个面上,在形成钨(W)膜后施加镍(Ni)的镀覆。如图2所示,部分41的底面4a经由接合材料7接合于基座3的主面3a。换句话说,接合材料7将部分41的底面4a与基座3的主面3a相互接合。如图3所示,部分42的底面4a经由接合材料9接合于基座3的主面3a。换句话说,接合材料9将部分42的底面4a与基座3的主面3a相互接合。这些接合材料7、9含有银(Ag)。作为含有Ag的接合材料,能够列举例如银蜡或其他银基接合材料。在一种实施例中,接合材料7、9为银蜡。[0056] 输入引线5及输入引线6是金属制的板状的构件,在一个例子中为铜、铜合金或者铁合金的金属薄板。输入引线5在其方向D1上的一端部与侧壁4A的部分41的上面4b对向。输入引线5通过侧壁4A的部分41而相对于基座3的主面3a绝缘。如图2所示,输入引线5的一端部经由接合材料8接合于部分41的上面4b。换言之,接合材料8将部分41的上面4b与输入引线5的一端部相互接合。输出引线6在其方向D1上的一端部与侧壁4A的部分42的上面4b对向。输出引线6通过侧壁4A的部分42而相对于基座3的主面3a绝缘。如图3所示,输出引线6的一端部经由接合材料10接合于部分42的上面4b。换言之,接合材料10将部分42的上面4b与输出引线6的一端部相互接合。这些接合材料8、10也含有银(Ag)。在一种实施例中,接合材料8、10为银蜡。[0057] 如图2所示,导电层11为由埋入侧壁4A的部分41的导电材料构成的层,且设置于底面4a与上面4b之间,沿着侧壁4A的底面4a延伸。本实施方式的导电层11被构成部分41的两个电介质层夹在中间。导电层11在部分41中至少设置于从主面3a的法线方向(即基座3的厚度方向)观察时与输出引线5重合的位置。导电层11与接合材料7电连接。在本实施方式中,贯通导电层11和接合材料7之间的侧壁4A的导电性的通孔13进行导电层11与接合材料7的电连接。但是,导电层11与接合材料7的电连接方式不限于此。方向D1上的导电层11的一端到达侧壁4A的内侧面4c,并从内侧面4c露出。方向D1上的导电层11的另一端到达侧壁4A的外侧面4d,并从外侧面4d露出。[0058] 侧壁4A的与接合材料7接合的面(即底面4a)与导电层11之间的距离h1,比侧壁4A的与接合于接合材料7的面相反侧的面(即上面4b)与导电层11之间的距离h2短。换言之,在侧壁4A的高度方向上,导电层11配置于靠底面4a处。在一个例子中,h1与h2之比(h1/h2)为1/4。在侧壁4A的厚度为0.5mm的情况下,距离h1为0.1mm,距离h2为0.4mm。[0059] 如图3所示,导电层12为由埋入侧壁4A的部分42的导电材料构成的层,且设置于底面4a与上面4b之间,沿着侧壁4A的底面4b延伸。本实施方式的导电层12被构成部分42的两个电介质层夹在中间。导电层12在部分42中至少设置于从主面3a的法线方向(即基座3的厚度方向)观察时与输出引线6重合的位置。导电层12与接合材料10电连接。在本实施方式中,贯通导电层12和接合材料10之间的侧壁4A的导电性的通孔14进行导电层12与接合材料10的电连接。但是,导电层12与接合材料10的电连接方式不限于此。方向D1上的导电层12的一端到达侧壁4A的内侧面4c,并从内侧面4c露出。方向D1上的导电层12的另一端到达侧壁4A的外侧面4d,并从外侧面4d露出。[0060] 侧壁4A的与接合材料10接合的面(即上面4b)与导电层12之间的距离h3,比侧壁4A的与接合于接合材料10的面相反侧的面(即底面4a)与导电层12之间的距离h4短。换言之,在侧壁4A的高度方向上,导电层12配置于靠底面4b处。在一个例子中,h3与h4之比(h3/h4)为1/4。在侧壁4A的厚度为0.5mm的情况下,距离h3为0.1mm,距离h4为0.4mm。[0061] 导电层11、12由不含银(Ag)的材料构成,例如由不含Ag的金属材料构成。在一个例子中,导电层11、12具有包括钨(W)层及镍(Ni)层的层叠构造。具体而言,在上层侧的侧壁4A形成钨膜,再以此为基底层镀覆形成镍。同样地,在下层侧的侧壁4A也形成钨膜,再以此为基底层镀覆形成镍。然后,将上层侧及下层侧的镍层彼此热压接,由此形成导电层11、12。因此,导电层11、12具有钨、镍及钨的三层构造。从侧壁4A的内侧面4c及外侧面4d露出的导电层11及12的端面由镍镀覆完全覆盖。[0062] 通孔13、14通过在形成于下层侧(或者上层侧)的侧壁4A的通孔内壁形成钨膜,再以此为基底层镀覆形成镍并将通孔埋入而形成。此时,以在上述的热压接后不残留空隙的方式将通孔完全埋入。或者,也可以埋入将钨粉和陶瓷粉混合烧制而成的物质。通孔13、14的直径例如为0.1mm。[0063] 图4是表示导电层11、12及通孔13、14的配置的图,示意地示出了从主面3a的法线方向观察导电层11、12及通孔13、14的情况。为了容易理解,利用阴影线表示导电层11、12的存在范围。如图4所示,导电层11与输出引线5对应地分为两处而设置,导电层12与输出引线6对应地分为两处而设置。各导电层11的方向D2(即输入引线5的宽度方向)上的长度L1,与输入引线5的一端部的宽度W1(参照图1)相同,或比宽度W1稍大。因此,方向D2上的导电层11的存在范围包含方向D2上的输入引线5的一端部的存在范围。同样地,各导电层12的方向D2(即输出引线6的宽度方向)上的长度L2,与输出引线6的一端部的宽度W2(参照图1)相同,或比宽度W2稍大。因此,方向D2上的导电层12的存在范围包含方向D2上的输出引线6的一端部的存在范围。[0064] 在本实施方式中,多个通孔13相对于各导电层11沿着方向D2排成一列而设置。同样地,多个通孔14相对于各导电层12沿着方向D2排成一列而设置。为了抑制对高频信号的影响,希望尽可能多地设置通孔13、14。[0065] 图5是表示具备上述本实施方式的封装1A的半导体装置100的结构的俯视图。在图5中示出了将半导体装置100的盖部拆卸后的状态。该半导体装置100除封装1A之外还具备输入匹配电路106、半导体芯片107(半导体元件)、输出匹配电路108及输出电容器109。输入匹配电路106、半导体芯片107、输出匹配电路108及输出电容器109收纳于封装1A,并装载于基座3的主面3a上的被侧壁4A包围的区域。在封装1A的内部空间被氮气置换的状态下将盖部覆盖于侧壁4A并实施气密密封,由此使半导体装置100能够使用。[0066] 输入匹配电路106、半导体芯片107、输出匹配电路108及输出电容器109从侧壁4A的部分41以该顺序设置。半导体芯片107例如是具备Si、SiC、GaN、GaAs或金刚石等基板的晶体管,在该基板的背面实施了金属镀覆。在一个例子中半导体芯片107为GaN‑HEMT。输入匹配电路106及输出匹配电路108例如是在陶瓷基板的上表面及下表面分别设置电极的平行平板型电容器。[0067] 输入匹配电路106、半导体芯片107及输出匹配电路108利用导电性膏体固定在基座3上。输入匹配电路106装载于半导体芯片107的输入侧,输出匹配电路108装载于半导体芯片107的输出侧。输出引线5与输入匹配电路106之间、输入匹配电路106与半导体芯片107之间、半导体芯片107与输出匹配电路108之间、输出匹配电路108与输出电容器109之间以及输出电容器109与输出引线6之间分别通过未图示出的多个接合线电连接。[0068] 图6是表示半导体芯片107的表面的图。图7是表示半导体芯片107的背面的图。如图6及图7所示,半导体芯片107呈细长延伸的矩形状。半导体芯片107由一对短边107a与一对长边107b划定平面形状。半导体芯片107具备基板107c及设置于基板107c的背面的源极107d。半导体芯片107在基板107c的表面具备沿着长边107b排列的多个栅极107e及源极通孔107f、有源区域107g及漏极107h。源极107d例如实施有金镀覆,源极107d的厚度为5μm以上且20μm以下。[0069] 栅电极107e设置于从有源区域107g观察时漏极107h的相反侧。有源区域107g包括漏极叉指及源极叉指。源极叉指与背面源极107d通过贯通半导体芯片107的源极通孔107f电连接。能够从漏极流向源极的最大电流值与栅极宽度成比例,因此在大功率晶体管中为了增加栅极宽度,排列设置多个漏极叉指/源极叉指。由此,半导体芯片107呈沿着长边107b细长延伸的形状。[0070] 再次参照图5。输入匹配电路106进行输入引线5与半导体芯片107之间处的阻抗的匹配。输入匹配电路106的一端经由接合线与输入引线5电连接。输入匹配电路106的另一端经由接合线与半导体芯片107的栅极107e(参照图6)电连接。这样,输入引线5经由封装1A内的布线与半导体芯片107的栅极107e电连接。由于在栅极107e施加比接地电位低的负的栅极偏压,所以输入引线5的电位比基座3的主面3a的电位低。[0071] 输出匹配电路108在半导体芯片107与输出引线6之间对其阻抗进行调整,且以最大功率给予出现于输出引线6的高频信号的期望的输出。输出匹配电路108的一端经由接合线与半导体芯片107的漏极107h(参照图6)电连接。输出匹配电路108的另一端经由接合线与输出引线6电连接。这样,输出引线6经由封装1A内的布线与半导体芯片107的漏极107h电连接。由于在漏极107h施加比接地电位高的正的漏极偏压,所以输出引线6的电位比基座3的主面3a的电位高。[0072] 对由具备以上的结构的本实施方式的封装1A及半导体装置100能够获得的效果进行说明。如图2所示,封装1A具备:基座3,具有金属制的主面3a;电介质的侧壁4A,具有经由接合材料7接合于主面3a的底面4a;及金属制的输入引线5,接合于侧壁4A的上面4b。并且,接合材料7含有银(Ag),输入引线5的电位比基座3的主面3a的电位低。因此,若不采取任何措施,将如图8表示的示意图所示,由于在输入引线5与主面3a之间产生的电场而发生离子迁移,在侧壁4A的内侧面4c上及外侧面4d上,Ag的枝晶会从接合材料7朝向输入引线5生长(图8的箭头A1、A2)。如果输入引线5和主面3a由于该枝晶而短路,则会导致半导体装置100的故障。[0073] 近年来,将GaN、SiC或者Ga2O3等作为主要的半导体材料的宽带隙半导体的开发正蓬勃发展,并正在实用化。由于宽带隙半导体的耐压高,因此能够通过提高电源电压而提升迁移率、或者通过减少电极间的寄生电容,来提高半导体的性能。因此,在宽带隙半导体中上述的电场会变强,容易发生离子迁移。[0074] 为了解决上述课题,本实施方式的封装1A具备图2所示的导电层11。如前文所述,导电层11在侧壁4A的底面4a和上面4b之间,设置于从主面3a的法线方向观察时与输入引线5重合的位置,该导电层11与接合材料7电连接,沿着底面4a延伸,并且从侧壁4A的内侧面4c及外侧面4d露出。并且导电层11不含Ag。这样的导电层11从侧壁4A露出于内侧面4c及外侧面4d,由此电场主要产生在导电层11与输入引线5之间,在导电层11与主面3a之间产生的电场成为微量。因此,在导电层11与主面3a之间使Ag离子迁移的力变得极弱,因此能够抑制在内侧面4c及外侧面4d上的Ag的枝晶的生长,从而减少基座3的主面3a与输入引线5之间的短路。[0075] 另外,如图3所示,输出引线6经由接合材料10接合于侧壁4A的上面4b。并且,接合材料10含有Ag,输出引线6的电位比基座3的主面3a的电位高。因此,若不采取任何措施,由于在输出引线6与主面3a之间产生的电场而发生离子迁移,在侧壁4A的内侧面4c上及外侧面4d上,Ag的枝晶会从接合材料10朝向主面3a生长。如果输出引线6和主面3a由于该枝晶而短路,则会导致半导体装置100的故障。[0076] 为了解决该课题,本实施方式的封装1A具备图3所示的导电层12。如前文所述,导电层12在侧壁4A的底面4a和上面4b之间,设置于从主面3a的法线方向观察与输出引线6重合的位置,该导电层12与接合材料10电连接,沿着上面4b延伸,并且从侧壁4A的内侧面4c及外侧面4d露出。并且,导电层12不含Ag。由于这样的导电层12从侧壁4A露出于内侧面4c及外侧面4d,所以电场主要产生在导电层12与主面3a之间,在导电层12与输出引线6之间产生的电场成为微量。因此,在导电层12与输出引线6之间使Ag离子迁移的力变得极弱,能够抑制在内侧面4c及外侧面4d上的Ag的枝晶的生长,从而减少基座3的主面3a与输出引线6之间的短路。[0077] 如本实施方式这样,也可以在输入侧通过贯通导电层11与接合材料7之间的侧壁4A的导电性的通孔13来进行导电层11与接合材料7的电连接。另外,也可以在输出侧通过贯通导电层12与接合材料10之间的侧壁4A的导电性的通孔14来进行导电层12与接合材料10的电连接。在任一情况下,都可以以简单的结构使导电层11与接合材料7之间以及使导电层12与接合材料10之间电连接。[0078] 如本实施方式这样,也可以使侧壁4A的接合于接合材料7的底面4a与导电层11之间的距离h1比侧壁4A的与接合于接合材料7的底面4a相反侧的上面4b与导电层11之间的距离h2短。另外,也可以使侧壁4A的接合于接合材料10的上面4b与导电层12之间的距离h3比侧壁4A的与接合于接合材料10的上面4b相反侧的底面4a与导电层12的距离h4短。[0079] 如本实施方式这样,也可以是侧壁4A由陶瓷构成,导电层11、12具有包括钨(W)层和镍(Ni)层的叠层构造。在该情况下,能够容易地在构成侧壁4A的陶瓷层之间形成导电层11、12,并且还能够维持侧壁4A的强度。[0080] (第一变形例)[0081] 图9是表示上述实施方式的第一变形例的封装1B的俯视图。图10是示意地表示沿着图9的X‑X线的封装1B的剖面的图。图11是示意地表示沿着图9的XI‑XI线的封装1B的剖面的图。如图9至图11所示,本变形例的封装1B具备基座3、侧壁4B、两个输入引线5、两个输出引线6、接合材料7至10、导电层11及12、多个通孔13以及多个通孔14。在这些结构之中,除了侧壁4B、导电层11及12以外的其他结构的细节与上述实施方式相同。[0082] 侧壁4B为由树脂(例如通常用于PCB(PrintedCircuitBoard:印刷电路板)的纸环氧树脂、玻璃环氧树脂等)构成的近长方形的框状构件。与上述侧壁4A相同,侧壁4B具有在沿着基座3的主面3a的方向D1上相互对向的一对部分41、42和在与方向D1交叉(例如正交)的方向D2上相互对向的一对部分43、44。部分41、42沿着方向D2相互平行延伸,且部分43、44沿着方向D1相互平行延伸。垂直于延伸方向的各部分41~44的剖面为长方形状或者正方形状。在主面3a的法线方向上的侧壁4B的高度例如为0.1mm以上且1.0mm以下。[0083] 如图10及图11所示,侧壁4B具有与基座3的主面3a对向的平坦的底面4a和与底面4a相反侧的上面4b。在底面4a及上面4b的整个面上形成有印刷布线图案45。印刷布线图案45是粘合于侧壁4B的金属膜(具体而言,是在Cu膜上实施Au或者Ni的镀覆而成的构件)。如图10所示,部分41的底面4a经由印刷布线图案45及接合材料7接合于基座3的主面3a。换言之,接合材料7将部分41的底面4a与基座3的主面3a相互接合。另外,如图11所示,部分42的底面4a经由印刷布线图案45及接合材料9接合于基座3的主面3a。换言之,接合材料9将部分42的底面4a和基座3的主面3a相互接合。这些接合材料7、9与上述实施方式同样地含有银(Ag)。作为含有Ag的接合材料,例如可以举出银蜡或其他银基接合材料。作为其他银基接合材料,例如可以举出含有粒径为10nm以上且10μm以下的银填料的环氧粘合剂,由银填料及溶剂构成的烧结型纳米银膏等。任一种均包括细微的银填料被激活并且在低温下熔化的现象,会形成金(Au)和银(Ag)的金属键,因此强度以及长期可靠性优良。在一个实施例中,接合材料7、9为烧结型纳米银膏。[0084] 输入引线5在其方向D1上的一端部,与侧壁4B的部分41的上面4b对向。输入引线5通过侧壁4B的部分41而相对于基座3的主面3a绝缘。如图10所示,输入引线5的一端部经由接合材料8及印刷布线图案45接合于部分41的上面4b。换言之,接合材料8将部分41的上面4b与输入引线5的一端部相互接合。输出引线6在其方向D1上的一端部,与侧壁4B的部分42的上面4b对向。输出引线6通过侧壁4B的部分42而相对于基座3的主面3a绝缘。如图11所示,输出引线6的一端部经由接合材料10及印刷布线图案45接合于部分42的上面4b。换言之,接合材料10将部分42的上面4b与输出引线6的一端部相互接合。这些接合材料8、10含有银(Ag)。在一个实施例中,接合材料8、10为烧结型纳米银膏。[0085] 导电层11及12除以下的点以外具有与上述实施方式相同的结构。即本变形例的导电层11及12具有层叠构造,该层叠构造包括Cu层、以及Au层或镍Ni层。具体而言,在上层侧的侧壁4B例如通过化学法形成Cu膜,在其表面通过电镀形成Au或Ni。相同地,在下层侧的侧壁4B也形成Cu膜,在其表面通过电镀形成Au或Ni。然后,将上层侧及下层侧的Au层或者Ni层彼此热压接,由此形成导电层11、12。因此,本变形例的导电层11、12具有Cu、Au(或者Ni)及Cu的三层构造。从侧壁4B的内侧面4c及外侧面4d露出的导电层11及12的端面由Au镀覆或者Ni镀覆完全覆盖。[0086] 通孔13、14通过在形成于下层侧(或者上层侧)的侧壁4B的通孔内实施化学镀铜而形成。这时,将通孔完全埋入,在热压接后通孔内不留空隙。[0087] 图12是表示本变形例中的导电层11、12及通孔13、14的配置的图,示意地表示从主面3a的法线方向观察导电层11、12及通孔13、14的情况。为了容易理解,导电层11、12的存在范围由阴影线表示。如图12所示,本变形例中的导电层11、12及通孔13、14的配置与上述实施方式相同。[0088] 在本变形例中,在侧壁4B设置有图10所示的导电层11。与上述实施方式相同,导电层11在侧壁4B的底面4a与上面4b之间设置于从主面3a的法线方向观察时与输入引线5重合的位置,该导电层11与接合材料7电连接,沿着底面4a延伸,并且从侧壁4B的内侧面4c及外侧面4d露出。另外,导电层11不含Ag。因此,能够抑制在内侧面4c及外侧面4d上的Ag的枝晶的生长,从而减少基座3的主面3a与输入引线5之间的短路。[0089] 在本变形例中,设置有图11所示的导电层12。与上述实施方式相同,导电层12在侧壁4B的底面4a与上面4b之间设置于从主面3a的法线方向观察时与输出引线6重合的位置,该导电层12与接合材料10电连接,沿着上面4b延伸,并且从侧壁4B的内侧面4c及外侧面4d露出。另外,导电层12不含Ag。因此,能够抑制在内侧面4c及外侧面4d上的Ag的枝晶的生长,并且减少基座3的主面3a与输出引线6之间的短路。[0090] (第二变形例)[0091] 图13是示意地表示上述实施方式的第二变形例的封装1C的包括输入引线5的剖面的图。图14是示意地表示封装1C的包括输出引线6的剖面的图。图15是表示本变形例的导电层11、12及通孔13、14的配置的图,示意地示出了从主面3a的法线方向观察导电层11、12及通孔13、14的情况。为了容易理解,利用阴影线表示导电层11、12的存在范围。[0092] 如图13~图15所示,本变形例的封装1C具备基座3、侧壁4B、输入引线5、输出引线6、接合材料7~10、导电层11、12、多个通孔13以及多个通孔14。在这些构件之中,除了导电层11及12、多个通孔13以及多个通孔14以外的其他结构的细节与上述第一变形例相同。[0093] 如图13及图15所示,本变形例的导电层11包括靠侧壁4B的内侧面4c偏向设置且从内侧面4c露出的第一部分11a以及靠侧壁4B的外侧面4d偏向设置且从外侧面4d露出的第二部分11b而构成。第一部分11a与第二部分11b在距离底面4a彼此相等的距离处设置,在与侧壁4B的部分41的延伸方向交叉的方向上彼此隔开间隔排列配置。第一部分11a及第二部分11b经由在部分41的延伸方向上排列的多个通孔13与接合材料7电连接。[0094] 如图14所示,本变形例的导电层12包括靠侧壁4B的内侧面4c偏向设置且从内侧面4c露出的第一部分12a以及靠侧壁4B的外侧面4d偏向设置且从外侧面4d露出的第二部分12b而构成。第一部分12a与第二部分12b在距离底面4a彼此相等的距离处设置,在与侧壁4B的部分42的延伸方向交叉的方向上彼此隔开间隔排列配置。并且,第一部分12a及第二部分12b经由在部分42的延伸方向上排列的多个通孔14与接合材料10电连接。[0095] 在上述的实施方式中,由于在与输入引线5及输出引线6对向的位置配置接地电位的导电层11、12,因此极间电容变大,有时会对高频的阻抗匹配造成干扰。这样的情况下,也可以如本变形例这样,将导电层11、12中的位于侧壁4B的内部的部分去除。在该情况下,能够抑制Ag的枝晶的生长,且抑制阻抗的降低,从而容易进行高频信号的匹配。[0096] (第三变形例)[0097] 图16是示意地表示上述实施方式的第三变形例的封装1D的包括输入引线5的剖面的图。图17是示意地表示封装1D的包括输出引线6的剖面的图。图18A及图18B是表示本变形例的导电层11、12及通孔13、14的配置的图,示意地示出了从主面3a的法线方向观察导电层11、12及通孔13、14的情况。为了容易理解,利用阴影线表示导电层11、12的存在范围。[0098] 如图16、图17以及图18A及图18B所示,本变形例的封装1D具备基座3、侧壁4B、输入引线5、输出引线6、接合材料7~10,导电层11、12、单个(或者两个)通孔13以及单个(或者两个)通孔14。在这些构件之中,除了导电层11、12、通孔13、14以外的其他构成的细节与上述第二变形例相同。[0099] 如图16所示,本变形例的通孔13未设置于输入引线5的正下方,而是如图18A及图18B所示那样设置于侧壁4B中的除了输入引线5的正下方以外的位置。具体而言,在图18A所示的例子中,通孔13设置于部分41中的两个输入引线5之间的区域,在图18B所示的例子中,通孔13设置于部分43及44。另外,与此相同,如图17所示,本变形例的通孔14未设置于输出引线6的正下方,而是如图18A及图18B所示那样设置于侧壁4B中的除了输出引线6的正下方以外的位置。具体而言,在图18A所示的例子中,通孔14设置于部分42中的两个输出引线6之间的区域,在图18B所示的例子中,通孔14设置于部分43及44。[0100] 上述实施方式的导电层11、12的电位可以分别相对于接合材料7、10的电位稍有变动,不严格要求为相同电位。因此,如本变形例这样通孔13、14可以分别为单个(或者两个)通孔,另外,可以分别远离输入引线5及输出引线6而配置。即使是这样的方式,也能够充分发挥上述实施方式的效果。[0101] (第四变形例)[0102] 图19是示意地表示上述实施方式的第四变形例的封装1E的包括输入引线5的剖面的图。图20是示意地表示封装1E的包括输出引线6的剖面的图。如图19及图20所示,在本变形例中从基座3的主面3a上起,遍及侧壁4B的内侧面4c上而设置有树脂膜71。该树脂膜71是为了防止由于在半导体芯片107(参照图5)的安装中使用的导电性银膏而产生的Ag的枝晶,而将在封装1E内部露出的导电银膏整体覆盖的膜。另外,该树脂膜71也可以是为了提高内侧面4c的耐湿性而设置的膜。[0103] 在该情况下,如图19所示,由于从内侧面4c露出的接合材料7的端面被树脂膜71覆盖,因此Ag的迁移将难以发生。因此,可以省略上述第二变形例所示的第一部分11a(参照图13),仅形成为第二部分11b。如图20所示,由于接合材料10与主面3a的露出表面之间的距离变远,因此能够使因Ag的枝晶而导致的输出引线6与主面3a之间的短路难以发生。因此可以省略上述第二变形例所示的第一部分12a(参照图14),仅形成为第二部分12b。因此,与第二变形例相比,能够进一步抑制阻抗的降低,更容易进行高频信号的匹配。[0104] (第五变形例)[0105] 图21是示意地表示上述实施方式的第五变形例的封装1F的包括输入引线5的剖面的图。在本变形例中,输入引线5的端缘5a在从主面3a的法线方向观察时位于比内侧面4c靠外侧处。并且,接合输入引线5与侧壁4B的接合材料8及印刷布线图案45的端缘也与输入引线5的端缘5a对齐而位于比内侧面4c靠外侧处。因此,在本变形例中,侧壁4B的上面4b中的内侧面4c侧的部分露出。[0106] 如本变形例这样,输入引线5没有必要延伸到内侧面4c而可以从内侧面4c后退。由此,能够减少输入引线5与导电层11对向的面积。因此,後退抑制阻抗的降低,并容易进行高频信号的匹配。输入引线5的端缘5a和内侧面4c之间的距离L3例如为0.3mm以下。[0107] 本发明涉及的半导体装置用的封装以及半导体装置不受上述实施方式及各变形例的示例所限制,可以有其它的各种各样的变形。例如,可以根据需要的目的及效果将上述的各实施方式及各变形例相互组合。另外,在上述实施方式及各变形例中,仅在与输入引线5及输出引线6重合的区域设置有导电层11、12,但导电层11、12也可以在侧壁4A(或者4B)的整体上进行设置。另外,在上述实施方式中作为半导体元件的例子例示了GaN‑HEMT,但也可以是横向扩散MOS(LDMOS)或GaAs‑FET,或者也可以是晶体管以外的半导体元件。另外,在第二变形例中导电层11、12包括第一部分11a、12a及第二部分11b、12b双方,在第四变形例中导电层11、12仅包括第二部分11b、12b,但导电层11、12也可以仅包括第一部分11a、12a而构成。[0108] 标号说明[0109] 1A、1B、1C、1D、1E、1F…封装,3…基座,3a…主面,4A、4B…侧壁,4a…底面,4b…上面,4c…内侧面,4d…外侧面,5…输入引线,5a…端缘,6…输出引线,7、8、9、10…接合材料,11、12…导电层,11a、12a…第一部分,11b、12b…第二部分,13、14…通孔,31、33…铜板,32…钼板,41、42、43、44…部分,45…印刷布线图案,71…树脂膜,100…半导体装置,106…输入匹配电路,107…半导体芯片,107a…短边,107b…长边,107c…基板,107d…源极,107e…栅电极,107f…源通孔,107g…有源区域,107h…漏极,107d…源极,108…输出匹配电路,109…输出电容器,h1、h2、h3、h4、L3…距离,D1、D2…方向,L1、L2…长度,W1、W2…宽度。

专利地区:日本

专利申请日期:2020-02-13

专利公开日期:2024-06-18

专利公告号:CN112997296B

电话咨询
读内容
搜本页
回顶部