电荷泵电路实用新型专利

专利名称：电荷泵电路

专利类型：实用新型专利

专利申请号：CN202011575701.X

专利申请（专利权）人：圣邦微电子(北京)股份有限公司
权利人地址：北京市海淀区西三环北路87号13层3-1301

专利发明（设计）人：高峡,谢云宁,秦筝,郭廷,周元春

专利摘要：本公开涉及功率转换器技术领域，提供了一种电荷泵电路，其利用高侧驱动器在每个时钟周期中分别控制第一晶体管和第二晶体管交替导通和断开，在该电荷泵电路的电压输出端提供输出电流；并通过低侧驱动器在该电荷泵电路软启动期间的每个时钟周期中，分别控制第三晶体管和第四晶体管交替导通和断开，以配合第二晶体管对飞跨电容的充电或配合该飞跨电容经第一晶体管对该电压输出端的放电，以及钳位控制放电时飞跨电容放电电流的大小以调节该第一晶体管两端的电压差，其中，该输出电流为占空比输出的脉冲信号。由此可改善现有技术中电荷泵电路软启动时具有过高尖峰的电流流过晶体管的体二极管而造成晶体管损坏的问题，提高了该电路可靠性。

主权利要求：
1.一种电荷泵电路，包括：
依次连接于电压输出端和地之间的第一晶体管、第二晶体管、第三晶体管和第四晶体管，耦合所述第二晶体管和所述第三晶体管的飞跨电容，以及耦合所述电压输出端的输出电容，且该电荷泵电路的电压输入端连接所述第二晶体管和第三晶体管的连接节点；
耦合所述第一晶体管和所述第二晶体管的高侧驱动器，所述高侧驱动器用于在每个时钟周期中根据第一时钟信号和第二时钟信号分别控制所述第一晶体管和所述第二晶体管以互补的方式导通和断开，以在所述电压输出端提供输出电流；
耦合所述第三晶体管和所述第四晶体管的低侧驱动器，所述低侧驱动器被配置为：
在所述电荷泵电路软启动期间的每个时钟周期中，根据第三时钟信号和第四时钟信号分别控制所述第三晶体管和所述第四晶体管以互补的方式导通和断开，以配合所述第二晶体管对所述飞跨电容的充电或配合所述飞跨电容经所述第一晶体管对所述电压输出端的放电，以及通过钳位控制放电时所述飞跨电容放电电流的大小，以调节所述第一晶体管两端的电压差，
其中，在所述电荷泵电路软启动期间的连续时钟周期中，所述输出电流为占空比输出的脉冲信号。
2.根据权利要求1所述的电荷泵电路，其中，所述第一时钟信号与所述第三时钟信号同频同相同周期，所述第二时钟信号与所述第四时钟信号同频同相同周期，以及所述第一时钟信号的上升沿是所述第二时钟信号的下降沿延时得到，所述第二时钟信号的上升沿是所述第一时钟信号的下降沿延时得到，且两段延迟间隔相等。
3.根据权利要求2所述的电荷泵电路，其中，还包括：
串联连接在所述电压输出端与所述飞跨电容第一端之间的自举二极管和自举电容，且所述自举二极管和自举电容的连接节点作为所述电荷泵电路的自举端。
4.根据权利要求3所述的电荷泵电路，其中，所述高侧驱动器包括：
第一驱动单元，该第一驱动单元的输入端接入所述第一时钟信号，输出端连接所述第一晶体管的控制端，用以提供第一控制电压，正电源端连接所述自举端，负电源端连接所述飞跨电容的第一端；
第二驱动单元，该第二驱动单元的输入端接入所述第二时钟信号，输出端连接所述第二晶体管的控制端，用以提供第二控制电压，正电源端连接所述电压输出端，负电源端连接所述电压输入端。
5.根据权利要求4所述的电荷泵电路，其中，所述低侧驱动器包括：
第三驱动单元，连接所述飞跨电容的第一端作为供电端，用以根据所述第三时钟信号提供第三控制电压，该第三控制电压用以控制所述第三晶体管在所述电荷泵电路软启动期间的每个时钟周期中导通时的导通电流，以配合所述飞跨电容经所述第一晶体管对所述电压输出端放电，以及根据所述第三时钟信号控制所述第三晶体管断开，以配合所述第二晶体管对所述飞跨电容充电；
第四驱动单元，用以根据所述第三时钟信号提供第四控制电压，该第四控制电压用以控制所述第三晶体管在所述电荷泵电路正常工作期间的每个时钟周期中的导通断开，以配合所述高侧驱动器对所述电压输出端提供输出电压；
第一选择开关，具有连通所述第三驱动单元的输出端的第一选择端子、连通所述第四驱动单元的输出端的第二选择端子，以及连通所述第三晶体管的控制端的第一控制端子，该第一选择开关响应于第一开关控制信号，选择提供所述第三控制电压或第四控制电压到所述第三晶体管。
6.根据权利要求5所述的电荷泵电路，其中，所述低侧驱动器还包括：
第五驱动单元，用以根据一时钟信号和所述电压输入端接入的输入信号提供第五控制电压，该第五控制电压用以控制所述第四晶体管在所述电荷泵电路软启动期间的每个时钟周期中导通时的导通电流，以配合所述第二晶体管对所述飞跨电容预充电；
第六驱动单元，用以根据所述第四时钟信号和所述电压输入端接入的输入信号提供第六控制电压，该第六控制电压用以控制所述第四晶体管在所述电荷泵电路软启动工作期间的每个时钟周期中导通一段时间，配合所述第二晶体管对所述飞跨电容充电，以及根据所述第四时钟信号控制所述第四晶体管断开，以配合所述飞跨电容经所述第一晶体管对所述电压输出端放电；
第二选择开关，具有连通所述第五驱动单元的输出端的第三选择端子、连通所述第六驱动单元的输出端的第四选择端子，以及连通所述第四晶体管的控制端的第二控制端子，该第二选择开关响应于第二开关控制信号，选择提供所述第五控制电压或第六控制电压到所述第四晶体管。
7.根据权利要求6所述的电荷泵电路，其中，所述第三驱动单元包括：
串联连接在所述飞跨电容的第一端与地之间的第一电流源和第五晶体管，所述第一电流源受控于所述第三时钟信号，且所述第五晶体管的第一端与其自身的控制端连接，第二端接地，控制端连接所述第一选择端子。
8.根据权利要求7所述的电荷泵电路，其中，所述第四驱动单元的输入端接入所述第三时钟信号，输出端连接所述第二选择端子，用以提供所述第四控制电压，正电源端连接所述飞跨电容的第一端，负电源端连接所述飞跨电容的第二端。
9.根据权利要求8所述的电荷泵电路，其中，所述第五驱动单元包括：
串联连接在所述电压输入端与地之间的第二电流源和第六晶体管，所述第六晶体管的第一端与其自身的控制端连接，第二端接地，控制端连接所述第三选择端子。
10.根据权利要求9所述的电荷泵电路，其中，所述第六驱动单元的输入端接入所述第四时钟信号，输出端连接所述第四选择端子，用以提供所述第六控制电压，正电源端连接所述电压输入端，负电源端接地。
11.根据权利要求5所述的电荷泵电路，其中，所述第一开关控制信号为低电平状态，所述第一选择开关的第一控制端子与所述第一选择端子处于连通状态，所述第三驱动单元提供所述第三控制电压到所述第三晶体管；
所述第一开关控制信号为高电平状态，所述第一选择开关的第一控制端子与所述第二选择端子处于连通状态，所述第四驱动单元提供所述第四控制电压到所述第三晶体管。
12.根据权利要求6所述的电荷泵电路，其中，所述第二开关控制信号为高电平状态，所述第二选择开关的第二控制端子与所述第三选择端子处于连通状态，所述第五驱动单元提供所述第五控制电压到所述第四晶体管；
所述第二开关控制信号为低电平状态，所述第二选择开关的第二控制端子与所述第四选择端子处于连通状态，所述第六驱动单元提供所述第六控制电压到所述第四晶体管。
13.根据权利要求10所述的电荷泵电路，其中，还包括：
控制单元，该控制单元的输入端分别接入有所述输出电压和所述第四时钟信号，输出端分别连接所述第一选择开关和所述第二选择开关，用以对应提供所述第一开关控制信号到所述第一选择开关，以及提供所述第二开关控制信号到所述第二选择开关。
14.根据权利要求13所述的电荷泵电路，其中，所述控制单元包括：
第一检测模块，该第一检测模块接入预设的参考电压与所述输出电压，响应于所述输出电压大于或等于所述参考电压，生成的所述第一开关控制信号为高电平状态；响应于所述输出电压小于所述参考电压，生成的所述第一开关控制信号为低电平状态；
第二检测模块，该第二检测模块用于在所述电荷泵电路软启动期间的每个时钟周期中，响应于所述第四时钟信号的有效脉冲，生成的所述第二开关控制信号为高电平状态；响应于所述第四时钟信号的无效脉冲，生成的所述第二开关控制信号为低电平状态。
15.根据权利要求9所述的电荷泵电路，其中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管的其中任一为N型金属氧化物半导体场效应晶体管。 说明书 : 电荷泵电路技术领域[0001] 本公开涉及功率转换器技术领域，具体涉及一种电荷泵电路。背景技术[0002] 电荷泵(chargepump)又称为开关负载电容式电压变换器，是一种利用所谓的“快速”或“泵送”负载电容来储能的变换器。电荷泵可以配置为产生输出电压，该输出电压是输入电压的倍数(例如，2、3......N倍)，或者它可以设置输出电压，该输出电压是其一部分(例如，1/2、1/3...1/N次输入电压)。在一些实施方案中，此电路还可从正输入电压产生负输出电压。由于电荷泵电路不需要电感器进行电压转换，因此有时将其称为无电感器DC/DC转换器，被广泛应用于电源、存储器以及射频芯片中。[0003] 与传统电感型的开关电源相比，开关电容结构的DC/DC转换器(电荷泵)具有极高的转换效率和功率密度(无需引入感性元件)。但是电荷泵由于没有电感限流，输出电压难以像传统电感型开关电源那样进行软启动。[0004] 在某些电源中，通过使用变压器，在启动时逐渐产生偏置电压。然而，变压器的使用是昂贵的。在其它电源中，通过使用自举技术，在启动时逐渐产生电压，其中使用电源电路内的开关节点的能量来对为开关晶体管提供本地电源的电容器充电。[0005] 图1示出现有技术的一种升压型的电荷泵电路的结构示意图。如图1所示，电荷泵电路100包括电压输入端Vin、电压输出端Vout、自举端BSTP、依次连接于电压输出端Vout和地之间的晶体管Q1‑Q4、并联连接在晶体管Q2第一端和晶体管Q3第二端之间的飞跨电容Cfly、输出电容Co和驱动器101～104，以及串联连接在电压输出端Vout与飞跃电容Cfly之间的自举二极管Dbs和自举电容Cbs。其中，飞跨电容Cfly的第一端C1P与晶体管Q1和晶体管Q2之间的连接节点连接，第二端C1N与晶体管Q3和晶体管Q4的连接节点连接，输出电容Co连接于电压输出端Vout和地之间，晶体管Q2和晶体管Q3的连接节点连接电压输入端Vin。驱动器101的输出端连接在晶体管Q1的控制端，用以根据第一时钟信号drv1提供控制晶体管Q1导通断开状态的栅压V1，驱动器102的输出端连接在晶体管Q2的控制端，用以根据第二时钟信号drv2提供控制晶体管Q2导通断开状态的栅压V2，驱动器103的输出端连接在晶体管Q3的控制端，用以根据第三时钟信号drv3提供控制晶体管Q3导通断开状态的栅压V3，驱动器104的输出端连接在晶体管Q4的控制端，用以根据第四时钟信号drv4提供控制晶体管Q4导通断开状态的栅压V4，从而得到输出电压Vout。[0006] 由于初始软启动时Vout电压较低，晶体管Q1和Q2都无法导通。电容Cfly和Co的充电过程都依靠晶体管Q1和Q2的体二极管完成。在传统解决方案中，每次导通晶体管Q3时只导通一个极短的时间(10‑20ns)，在这段时间内，电容Cfly第一端C1P被自举为高压，经过晶体管Q1的体二极管给输出电容Co充电。由于充电时间极短，平均输出电流Iout很小，从而使Vout缓慢升高，实现软启动。但是，在这段时间内电容Cfly正端C1P的电压与Vout压差很大，因此电流尖峰很高，容易损伤晶体管Q1的体二极管。[0007] 现有技术可以通过增大晶体管Q1的体二极管来使得其可以承受更大的电流，但是这种方法不仅会增大晶体管的面积，提高电路成本，而且晶体管的体二极管中流过的电流还会通过寄生效应流入晶体管的衬底，造成各种次生效应，可靠性较差。发明内容[0008] 为了解决上述技术问题，本公开提供了一种电荷泵电路，可以改善电荷泵电路软启动时具有过高尖峰的电流流过晶体管的体二极管而造成晶体管损坏的问题，提高电路可靠性。[0009] 本公开提供了一种电荷泵电路，包括：[0010] 依次连接于电压输出端和地之间的第一晶体管、第二晶体管、第三晶体管和第四晶体管，耦合前述第二晶体管和第三晶体管的飞跨电容，以及耦合前述电压输出端的输出电容，且该电荷泵电路的电压输入端连接前述第二晶体管和第三晶体管的连接节点；[0011] 耦合前述第一晶体管和第二晶体管的高侧驱动器，该高侧驱动器用于在每个时钟周期中根据第一时钟信号和第二时钟信号分别控制前述第一晶体管和第二晶体管以互补的方式导通和断开，以在前述电压输出端提供输出电流；[0012] 耦合前述第三晶体管和第四晶体管的低侧驱动器，该低侧驱动器被配置为：[0013] 在该电荷泵电路软启动期间的每个时钟周期中，根据第三时钟信号和第四时钟信号分别控制前述第三晶体管和第四晶体管以互补的方式导通和断开，以配合前述第二晶体管对前述飞跨电容的充电或配合前述飞跨电容经前述第一晶体管对该电压输出端的放电，以及[0014] 通过钳位控制放电时前述飞跨电容上放电电流的大小，以调节该第一晶体管两端的电压差，[0015] 其中，在该电荷泵电路软启动期间的连续时钟周期中，前述的输出电流为占空比输出的脉冲信号。[0016] 优选地，前述第一时钟信号与第三时钟信号同频同相同周期，前述第二时钟信号与第四时钟信号同频同相同周期，以及[0017] 前述第一时钟信号的上升沿是前述第二时钟信号的下降沿延时得到，该第二时钟信号的上升沿是该第一时钟信号的下降沿延时得到，且两段延迟间隔相等。[0018] 优选地，该电荷泵电路还包括：[0019] 串联连接在前述电压输出端与飞跨电容第一端之间的自举二极管和自举电容，且该自举二极管和自举电容的连接节点作为该电荷泵电路的自举端。[0020] 优选地，前述高侧驱动器包括：[0021] 第一驱动单元，该第一驱动单元的输入端接入前述第一时钟信号，输出端连接前述第一晶体管的控制端，用以提供第一控制电压，正电源端连接前述自举端，负电源端连接前述飞跨电容的第一端；[0022] 第二驱动单元，该第二驱动单元的输入端接入前述第二时钟信号，输出端连接前述第二晶体管的控制端，用以提供第二控制电压，正电源端连接前述电压输出端，负电源端连接前述电压输入端。[0023] 优选地，前述低侧驱动器包括：[0024] 第三驱动单元，连接前述飞跨电容的第一端作为供电端，用以根据前述第三时钟信号提供第三控制电压，该第三控制电压用以控制前述第三晶体管在该电荷泵电路软启动期间的每个时钟周期中导通时的导通电流，以配合前述的飞跨电容经第一晶体管对前述的电压输出端放电，以及根据前述第三时钟信号控制第三晶体管断开，以配合第二晶体管对前述的飞跨电容充电；[0025] 第四驱动单元，用以根据前述第三时钟信号提供第四控制电压，该第四控制电压用以控制前述第三晶体管在前述电荷泵电路正常工作期间的每个时钟周期中的导通断开，以配合前述高侧驱动器对前述电压输出端提供输出电压；[0026] 第一选择开关，具有连通前述第三驱动单元输出端的第一选择端子、连通前述第四驱动单元输出端的第二选择端子，以及连通前述第三晶体管控制端的第一控制端子，该第一选择开关响应于第一开关控制信号，选择提供前述第三控制电压或第四控制电压到前述第三晶体管。[0027] 优选地，前述低侧驱动器还包括：[0028] 第五驱动单元，用以根据一时钟信号和前述电压输入端接入的输入信号提供第五控制电压，该第五控制电压用以控制第四晶体管在该电荷泵电路软启动期间的每个时钟周期中导通时的导通电流，以配合前述第二晶体管对前述的飞跨电容预充电；[0029] 第六驱动单元，用以根据前述第四时钟信号和前述电压输入端接入的输入信号提供第六控制电压，该第六控制电压用以控制该第四晶体管在电荷泵电路软启动工作期间的每个时钟周期中导通一段时间，配合第二晶体管对前述的飞跨电容充电，以及根据前述第四时钟信号控制前述第四晶体管断开，以配合前述的飞跨电容经第一晶体管对前述电压输出端放电；[0030] 第二选择开关，具有连通前述第五驱动单元输出端的第三选择端子、连通前述第六驱动单元输出端的第四选择端子，以及连通第四晶体管控制端的第二控制端子，该第二选择开关响应于第二开关控制信号，选择提供前述第五控制电压或第六控制电压到前述第四晶体管。[0031] 优选地，前述第三驱动单元包括：[0032] 串联连接在前述飞跨电容第一端与地之间的第一电流源和第五晶体管，该第一电流源受控于前述的第三时钟信号，且该第五晶体管的第一端与其自身的控制端连接，第二端接地，控制端连接前述的第一选择端子。[0033] 优选地，前述第四驱动单元的输入端接入前述第三时钟信号，输出端连接前述的第二选择端子，用以提供前述的第四控制电压，正电源端连接前述飞跨电容的第一端，负电源端连接该飞跨电容的第二端。[0034] 优选地，前述第五驱动单元包括：[0035] 串联连接在前述电压输入端与地之间的第二电流源和第六晶体管，该第六晶体管的第一端与其自身的控制端连接，第二端接地，控制端连接前述的第三选择端子。[0036] 优选地，前述第六驱动单元的输入端接入前述的第四时钟信号，输出端连接前述的第四选择端子，用以提供第六控制电压，正电源端连接前述的电压输入端，负电源端接地。[0037] 优选地，前述的第一开关控制信号为低电平状态，该第一选择开关的第一控制端子与前述第一选择端子处于连通状态，该第三驱动单元提供第三控制电压到第三晶体管；[0038] 前述的第一开关控制信号为高电平状态，该第一选择开关的第一控制端子与前述的第二选择端子处于连通状态，该第四驱动单元提供第四控制电压到第三晶体管。[0039] 优选地，前述的第二开关控制信号为高电平状态，该第二选择开关的第二控制端子与前述的第三选择端子处于连通状态，该第五驱动单元提供第五控制电压到第四晶体管；[0040] 前述的第二开关控制信号为低电平状态，该第二选择开关的第二控制端子与前述的第四选择端子处于连通状态，该第六驱动单元提供第六控制电压到第四晶体管。[0041] 优选地，该电荷泵电路还包括：[0042] 控制单元，该控制单元的输入端分别接入有前述的输出电压和前述的第四时钟信号，输出端分别连接该第一选择开关和第二选择开关，用以对应提供前述的第一开关控制信号到第一选择开关，以及提供前述的第二开关控制信号到第二选择开关。[0043] 优选地，前述控制单元包括：[0044] 第一检测模块，该第一检测模块接入预设的参考电压与前述的输出电压，响应于该输出电压大于或等于前述参考电压，生成的该第一开关控制信号为高电平状态；响应于前述的输出电压小于前述参考电压，生成的该第一开关控制信号为低电平状态；[0045] 第二检测模块，该第二检测模块用于在前述电荷泵电路软启动期间的每个时钟周期中，响应于该第四时钟信号的有效脉冲，生成的该第二开关控制信号为高电平状态；响应于该前述第四时钟信号的无效脉冲，生成的该第二开关控制信号为低电平状态。[0046] 优选地，前述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管的其中任一为N型金属氧化物半导体场效应晶体管。[0047] 本公开的有益效果是：本公开提供了一种电荷泵电路，利用耦合第一晶体管和第二晶体管的高侧驱动器，在每个时钟周期中根据第一时钟信号和第二时钟信号分别控制第一晶体管和第二晶体管交替导通和断开，以在该电荷泵电路电压输出端提供输出电流；以及通过耦合第三晶体管和第四晶体管的低侧驱动器，在该电荷泵电路软启动期间的每个时钟周期中，根据第三时钟信号和第四时钟信号分别控制前述第三晶体管和第四晶体管交替导通和断开，以配合第二晶体管对飞跨电容的充电或配合该飞跨电容经第一晶体管对该电压输出端的放电，以及通过钳位控制放电时飞跨电容放电电流的大小，以调节该第一晶体管两端的电压差，其中，在该电荷泵电路软启动期间的连续时钟周期中，前述的输出电流为占空比输出的脉冲信号。该电荷泵电路利用输出电压与预设参考电压的检测结果生成的第一开关控制信号选通低侧驱动器中连接第三晶体管控制端的驱动单元(第三驱动单元或第四驱动单元)，并利用第四时钟信号生成的第二开关控制信号选通低侧驱动器中连接第四晶体管控制端的驱动单元(第五驱动单元或第六驱动单元)，通过控制该飞跨电容放电电流的大小来控制每个时钟周期中该飞跨电容两端的电压值，进而控制飞跃电容第一端与电压输出端之间的压差，从而避免较大的尖峰电流，改善现有技术中电荷泵电路软启动时具有过高尖峰的电流流过晶体管的体二极管而造成晶体管损坏的问题，提高了该电路可靠性。[0048] 此外，本公开提供的电荷泵电路中第一晶体管和第二晶体管导通之前电路中不存在大电流，因此相对于传统的电荷泵电路，本公开的电荷泵电路中的第一晶体管和第二晶体管可以采用击穿电压更低的晶体管，有利于减小晶体管的面积，降低电路成本。附图说明[0049] 通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。[0050] 图1示出示出现有技术的一种电荷泵电路的结构示意图；[0051] 图2示出示出本公开实施例提供的一种电荷泵电路的结构框图；[0052] 图3示出图2所示电荷泵电路的电路示意图；[0053] 图4示出图2所示电荷泵电路中的控制单元的结构示意图；[0054] 图5示出图3所示电荷泵电路在工作时各个信号的工作时序图。具体实施方式[0055] 为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的较佳实施例。但是，本公开可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本公开内容的理解更加透彻全面。[0056] 应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。[0057] 除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。[0058] 下面，参照附图对本公开进行详细说明。[0059] 图2示出示出本公开实施例提供的一种电荷泵电路的结构框图，图3示出图2所示电荷泵电路的电路示意图。[0060] 参考图2和图3，本公开实施例提供了一种升压型的电荷泵电路200，其包括：电压输入端、电压输出端、自举端BSTP、依次连接于该电压输出端和地之间的晶体管Q1‑晶体管Q4、并联连接在晶体管Q2第一端和晶体管Q3第二端之间的飞跨电容Cfly、输出电容Co、高侧驱动器210和低侧驱动器220，以及串联连接在前述的电压输出端与飞跃电容Cfly第一端CIP之间的自举二极管Dbs和自举电容Cbs。[0061] 其中，飞跨电容Cfly的第一端C1P与晶体管Q1和晶体管Q2的连接节点连接，第二端CIN与晶体管Q3和晶体管Q4的连接节点连接，输出电容Co连接于前述电压输出端和地之间，晶体管Q2和晶体管Q3的连接节点连接前述的电压输入端，自举端BSTP连接在自举二极管Dbs负端和自举电容Cbs第一端之间的连接节点上；[0062] 该高侧驱动器210耦合连接有晶体管Q1和晶体管Q2，用于在每个时钟周期中根据第一时钟信号drv1和第二时钟信号drv2分别控制晶体管Q1和晶体管Q2以互补的方式导通和断开，以在前述的电压输出端提供输出电流Iout；[0063] 该低侧驱动器220耦合晶体管Q3和晶体管Q4，被配置为：[0064] 在该电荷泵电路200软启动期间的每个时钟周期中，根据第三时钟信号drv3和第四时钟信号drv4分别控制晶体管Q3和晶体管Q4以互补的方式导通和断开，以配合晶体管Q2对前述飞跨电容Cfly的充电或配合该飞跨电容Cfly经晶体管Q1对该电压输出端的放电，以及通过钳位控制放电时该飞跨电容Cfly放电电流Iss的大小，以调节该晶体管Q1两端的电压差，[0065] 其中，在该电荷泵电路200软启动期间的连续时钟周期中，该输出电流Iout为占空比输出的脉冲信号。[0066] 进一步地，参考图5，在本实施例中，前述的第一时钟信号drv1与第三时钟信号drv3同频同相同周期，前述的第二时钟信号drv2与第四时钟信号drv4同频同相同周期，以及该第一时钟信号drv1和该第二时钟信号drv2为非交叠时钟，该第一时钟信号drv1的上升沿是该第二时钟信号drv2的下降沿延时得到，该第二时钟信号drv2的上升沿是该第一时钟信号drv1的下降沿延时得到，且两段延迟间隔相等，该延迟间隔为第一时延td。[0067] 进一步地，前述的高侧驱动器210至少包括：第一驱动单元201和第二驱动单元202，[0068] 其中，该第一驱动单元201的输入端接入前述的第一时钟信号drv1，输出端连接前述晶体管Q1的控制端，用以提供第一控制电压V1，正电源端连接自举端BSTP，负电源端连接前述的飞跨电容Cfly的第一端CIP；[0069] 该第二驱动单元202的输入端接入前述的第二时钟信号drv2，输出端连接前述晶体管Q2的控制端，用以提供第二控制电压V2，正电源端连接前述的电压输出端，负电源端连接前述的电压输入端。[0070] 进一步地，前述的低侧驱动器220至少包括：第三驱动单元221、第四驱动单元203和第一选择开关S1，[0071] 其中，该第三驱动单元221连接前述的飞跨电容Cfly的第一端CIP作为供电端，用以根据前述的第三时钟信号drv3提供第三控制电压V3_1，该第三控制电压V3_1用以控制晶体管Q3在该电荷泵电路200软启动期间的每个时钟周期中导通时的导通电流，以配合前述的飞跨电容Cfly经晶体管Q1对前述的电压输出端放电，以及根据前述的第三时钟信号drv3控制晶体管Q3断开，以配合晶体管Q2对前述的飞跨电容Cfly充电；[0072] 该第四驱动单元203用以根据前述的第三时钟信号drv3提供第四控制电压V3_2，该第四控制电压V3_2用以控制晶体管Q3在电荷泵电路200正常工作期间的每个时钟周期中的导通断开，以配合前述的高侧驱动器210对前述的电压输出端提供输出电压Vout；[0073] 该第一选择开关S1具有连通前述第三驱动单元221输出端的第一选择端子a、连通前述第四驱动单元203输出端的第二选择端子b，以及连通晶体管Q3控制端的第一控制端子c，该第一选择开关S1响应于第一开关控制信号Sc1，选择提供前述的第三控制电压V3_1或第四控制电压V3_2到晶体管Q3。[0074] 进一步地，前述的低侧驱动器220还包括：第五驱动单元222、第六驱动单元204和第二选择开关S2，[0075] 其中，该第五驱动单元222用以根据时钟信号Sc3和前述的电压输入端接入的输入信号Vin提供第五控制电压V4_1，该第五控制电压V4_1用以控制晶体管Q4在该电荷泵电路200软启动期间的每个时钟周期中导通时的导通电流，以以配合晶体管Q2对前述的飞跨电容Cfly预充电；[0076] 该第六驱动单元204用以根据前述的第四时钟信号drv4和前述的电压输入端接入的输入信号Vin提供第六控制电压V4_2，该第六控制电压V4_2用以控制该晶体管Q4在该电荷泵电路200软启动工作期间的每个时钟周期中导通一段时间，以配合晶体管Q2对前述的飞跨电容Cfly充电，以及根据前述的第四时钟信号drv4控制晶体管Q4断开，以配合前述的飞跨电容Cfly经晶体管Q1对前述的电压输出端放电；[0077] 该第二选择开关S2具有连通前述第五驱动单元222输出端的第三选择端子d、连通前述第六驱动单元204输出端的第四选择端子e，以及连通晶体管Q4控制端的第二控制端子f，该第二选择开关S2响应于第二开关控制信号Sc2，选择提供前述的第五控制电压V4_1或第六控制电压V4_2到前述的晶体管Q4。[0078] 进一步地，前述的第三驱动单元221包括：串联连接在前述飞跨电容Cfly的第一端CIP与地之间的第一电流源Iref1和晶体管Q5，该第一电流源Iref1受控于前述的第三时钟信号drv3，且该晶体管Q5的第一端与其自身的控制端连接，第二端接地，控制端连接前述的第一选择端子a，用以提供前述的第三控制电压V3_1。[0079] 进一步地，前述的第四驱动单元203的输入端接入前述的第三时钟信号drv4，输出端连接前述的第二选择端子b，用以提供前述的第四控制电压V3_2到晶体管Q3，正电源端连接前述的飞跨电容Cfly的第一端CIP，负电源端链接前述的飞跨电容Cfly的第二端CIN。[0080] 进一步地，前述的第五驱动单元222包括：串联连接在前述电压输入端与地之间的第二电流源Iref2和晶体管Q6，该第二电流源Iref2受控于时钟信号Sc3，且该晶体管Q6的第一端与其自身的控制端连接，第二端接地，控制端连接前述的第三选择端子e，用以提供前述的第五控制电压V4_1。[0081] 进一步地，前述的第六驱动单元204的输入端接入前述的第四时钟信号drv4，输出端连接前述的第四选择端子d，用以提供第六控制电压V4_2，正电源端连接前述的电压输入端，负电源端接地。[0082] 进一步地，前述的第一开关控制信号Sc1为低电平状态，该第一选择开关S1的第一控制端子c与前述第一选择端子a处于连通状态，该第三驱动单元221提供第三控制电压V3_1到晶体管Q3；[0083] 前述的第一开关控制信号Sc1为高电平状态，该第一选择开关S1的第一控制端子c与前述的第二选择端子b处于连通状态，该第四驱动单元203提供第四控制电压V3_2到晶体管Q3。[0084] 进一步地，前述的第二开关控制信号Sc2为高电平状态，该第二选择开关S2的第二控制端子f与前述的第三选择端子d处于连通状态，该第五驱动单元222提供第五控制电压V4_1到晶体管Q4；[0085] 前述的第二开关控制信号Sc2为低电平状态，该第二选择开关S2的第二控制端子f与前述的第四选择端子e处于连通状态，该第六驱动单元204提供第六控制电压V4_2到晶体管Q4。[0086] 进一步地，参考图4，在本实施例中，该电荷泵电路200还可以包括：[0087] 控制单元230，该控制单元230的输入端分别接入有前述的输出电压Vout和前述的第四时钟信号drv4，输出端分别连接该第一选择开关S1和第二选择开关S2，用以对应提供前述的第一开关控制信号Sc1到第一选择开关S1，以及提供前述的第二开关控制信号Sc2到第二选择开关S2。[0088] 进一步地，前述的控制单元230至少包括：第一检测模块231和第二检测模块232，[0089] 其中，该第一检测模块231接入预设的参考电压Vref与前述的输出电压Vout，响应于该输出电压Vout大于或等于该参考电压Vref，生成的该第一开关控制信号Sc1为高电平状态；响应于该输出电压Vout小于该参考电压Vref，生成的该第一开关控制信号Sc1为低电平状态，更具体地，在本实施例中，该第一检测模块231例如包括有比较器(未示出)，该比较器的同相输入端接入该电荷泵电路200的电压输出端提供的输出电压Vout，反向输入端接入前述预设的参考电压Vref，输出端提供该开关控制信号Sc；[0090] 该第二检测模块232用于在该电荷泵电路200软启动期间的每个时钟周期中，响应于该第四时钟信号drv4的有效脉冲，生成的该第二开关控制信号Sc2为高电平状态；响应于该前述第四时钟信号drv4的无效脉冲，生成的该第二开关控制信号Sc2为低电平状态。[0091] 进一步地，该参考电压Vref的大小可依实际应用的需求电压进行设置，在一优选地实施方案中，该参考电压Vref的电压值例如为输入电压Vin电压值的两倍。[0092] 进一步地，前述晶体管Q1、晶体管Q2、晶体管Q3、晶体管Q4、晶体管Q5和晶体管Q6的其中任一为N型金属氧化物半导体场效应晶体管(MetalSemiconductorFieldEffectTransistor，简称为NMOS管)。[0093] 现有技术中所公开的电荷泵电路100为一种升压型开关电容结构的转换器，其在初始阶段，并不能直接提供后级电路所需的电压，同时由于该电路没有电感限流，其输出电压难以像传统开关电源那样进行软启动。如图1所示，每次导通晶体管Q3时只导通一个极短的时间(10‑20ns)，在这段时间内，飞跨电容Cfly第一端C1P被自举为高压，经过晶体管Q1的体二极管给输出电容Co充电。由于充电时间极短，平均输出电流Iout很小，从而使Vout缓慢升高，实现软启动。但是，在这段时间内电容Cfly正端C1P的电压与Vout压差很大，因此电流尖峰很高，容易损伤晶体管Q1的体二极管。[0094] 而本公开实施例提供的电荷泵电路200能利用与输出电压Vout与预设参考电压Vref的检测结果输出的第一开关控制信号Sc1选通低侧驱动器220中连接晶体管Q3控制端的驱动单元(第三驱动单元221或第四驱动单元203)，并利用第四时钟信号drv4生成的第二开关控制信号Sc2选通低侧驱动器220中连接晶体管Q4控制端的驱动单元(第五驱动单元222或第六驱动单元204)，通过钳位控制放电时该飞跨电容Cfly放电电流Iss的大小来控制每个时钟周期中该飞跨电容Cfly两端的电压值VCfly，进而控制该飞跃电容Cfly第一端CIP与电压输出端之间的压差，使该电荷泵电路200软启动期间的连续时钟周期中，前述的输出电流Iout为占空比输出的脉冲信号，且该脉冲信号的高电平值与放电电流Iss的值相等，从而避免较大的尖峰电流，改善现有技术中电荷泵电路软启动时具有过高尖峰的电流流过晶体管的体二极管而造成晶体管损坏的问题。[0095] 图5示出图3所示电荷泵电路在工作时各个信号的工作时序图。如这里所使用的，术语“时钟周期”指的是时钟信号的两个相邻脉冲之间的时间周期，并且一个时钟周期由两个阶段组成：时钟周期中高电平的第一阶段和第一阶段之后的周期中低电平的第二阶段，或时钟周期中低电平的第一阶段和第一阶段之后的周期中高电平的第二阶段。[0096] 具体的，参考图3～图5，该电荷泵电路200的工作原理如下：[0097] 在该电荷泵电路200的软启动阶段，可以分为两个阶段：[0098] 第一阶段，第一选择开关S1的控制端子c连通第一选择端子a，且第二选择开关S2的的控制端子f连通第一选择端子d，初始的输出电压Vout的电压较低，而晶体管Q1和晶体管Q2都无法导通，该第一开关控制信号Sc1为低电平状态，第一选择开关S1的控制端子c连通第一选择端子a(假定第一时钟信号drv1到第四时钟信号drv4的占空比均为50％，且该drv1～drv4各自可以为占空比为50％的时钟信号的同相、或通过反相和延时等手段获得，在此不唯一)。[0099] 当第四时钟信号drv4为低电平状态且第三时钟信号drv3为高电平状态时，利用生成的第四控制电压V4_2控制晶体管Q4断开，且利用第三控制电压V3控制晶体管Q3导通，使前述的电压输入端接入的输入信号Vin通过晶体管Q2的体二极管为前述的飞跨电容Cfly预充电，预充电电流大小为Ipre。利用该第三时钟信号drv3控制第一电流源Iref1关闭，并利用时钟信号Sc3控制第二电流源Iref2开启，此时的晶体管Q6与晶体管Q4组成电流镜结构。当晶体管Q4导通时，流过晶体管Q4的预充电电流为：[0100] Ipre＝Iref2*(W/L)Q4/(W/L)Q6(1)[0101] 在公式(1)中，W和L分别为NMOS管的宽和长，(W/L)Q4为晶体管Q4的宽长比，(W/L)Q6为晶体管Q6的宽长比。当飞跨电容Cfly上电压差VCfly满足以下公式(2)时，预充电完成，第一阶段结束。[0102] VCfly＝Vin‑Vdiode(2)[0103] 其中，Vdiode为晶体管Q2体二极管的导通压降。[0104] 第二阶段，第二选择开关S2的的控制端子f转为连通第一选择端子e，第二电流源Iref2选择关闭，此第二阶段又分为两个过程，且两个过程控制第一时钟信号drv1～第四时钟信号drv4交替进行：[0105] a)第四时钟信号drv4为低电平状态且第三时钟信号drv3为高电平状态时，利用生成的第四控制电压V4_2控制晶体管Q4断开，且第一电流源Iref1开启，并利用第三控制电压V3控制晶体管Q3导通，使飞跨电容Cfly第一端的电压VC1P被自举到高压，通过晶体管Q1的体二极管为输出电容Co充电，生成输出电压Vout，且该放电电流的大小为Iss，其中，该第三驱动单元221利用第三时钟信号drv3控制第一电流源Iref1的开关状态。晶体管Q5与晶体管Q3组成的电流镜结构，在晶体管Q3导通时钳位控制流过晶体管Q3的电流：[0106] Iss＝Iref1*(W/L)Q3/(W/L)Q5(3)[0107] 在公式(4)中，W和L分别为NMOS管的宽和长，(W/L)Q3为晶体管Q3的宽长比，(W/L)Q5为晶体管Q5的宽长比。[0108] b)第一电流源Iref1关闭，第四时钟信号drv4为高电平状态且第三时钟信号drv3为低电平状态，利用生成的第四控制电压V4_1控制晶体管Q4导通，且通过第三控制电压V3控制晶体管Q3断开，使输入电压Vin通过晶体管Q2的体二极管为飞跨电容Cfly和自举电容Cbs充电。[0109] 两个过程不断交替，使输出电压Vout缓慢上升，而通过控制放电电流Iss的大小可以控制该飞跨电容Cfly上的压差VCfly的值，因为通过控制第一过程a)中该飞跨电容Cfly向该电压输出端放电时放电电流Iss的大小从而避免较大的尖峰电流。[0110] 当输出电压Vout上升到一定电压值(预设参考电压Vref，如Vref近似为2*Vin)时，晶体管Q1和晶体管Q2可以正常导通，从而将输出电压Vout充电至2*Vin。当输出电压Vout接近Vref时，即软启动完成，第一开关控制信号Sc1为高电平状态，该第一选择开关S1的控制端子c连通第二选择端子b，通过第四驱动单元203向晶体管Q3提供第四控制电压V3_2，而后该电荷泵电路200进入正常工作状态。[0111] 综上所述，本公开实施例提供的一种电荷泵电路200，能利用耦合晶体管Q1和晶体管Q2的高侧驱动器210，在每个时钟周期中根据第一时钟信号drv1和第二时钟信号drv2分别控制该晶体管Q1和晶体管Q2以互补的方式导通和断开，以在该电荷泵电路200的电压输出端提供输出电流Iout；以及通过耦合晶体管Q3和晶体管Q4的低侧驱动器220，在该电荷泵电路200软启动期间的每个时钟周期中，根据第三时钟信号drv3和第四时钟信号drv4分别控制晶体管Q3和晶体管Q4交替导通和断开，以配合晶体管Q2对飞跨电容Cfly的充电或配合该飞跨电容Cfly经晶体管Q1对该电压输出端的放电，以及通过钳位控制放电时该飞跨电容Cfly放电电流Iss的大小，以调节该晶体管Q1两端的电压差，其中，在该电荷泵电路200软启动期间的连续时钟周期中，前述的输出电流Iout为占空比输出的脉冲信号。由此该电荷泵电路200利用输出电压Vout与预设参考电压Vref的检测结果生成的第一开关控制信号Sc1选通低侧驱动器220中连接晶体管Q3控制端的驱动单元(第三驱动单元221或第四驱动单元203)，并利用第四时钟信号drv4生成的第二开关控制信号Sc2选通低侧驱动器220中连接晶体管Q4控制端的驱动单元(第五驱动单元222或第六驱动单元204)，以及通过控制放电时该飞跨电容Cfly的放电电流Iss的大小来控制每个时钟周期中该飞跨电容Cfly两端的电压值VCfly，进而控制该飞跃电容Cfly第一端CIP的电压VC1P与电压输出端之间的压差，从而避免较大的尖峰电流，改善现有技术中电荷泵电路软启动时具有过高尖峰的电流流过晶体管的体二极管而造成晶体管损坏的问题，提高了该电路可靠性。[0112] 此外，由于晶体管Q1和晶体管Q2导通之前电路中不存在大电流，因此相对于传统的电荷泵电路，本公开实施例的电荷泵电路中的晶体管Q1和晶体管Q2可以采用击穿电压更低的晶体管，有利于减小晶体管的面积，降低电路成本。[0113] 应当说明，尽管在本文中，将器件说明为某种N沟道或P沟道器件、或者某种N型或者P型掺杂区域，然而本领域的普通技术人员可以理解，根据本发明，互补器件也是可以实现的。本领域的普通技术人员可以理解，导电类型是指导电发生的机制，例如通过空穴或者电子导电，因此导电类型不涉及掺杂浓度而涉及掺杂类型，例如P型或者N型。本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当……时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。[0114] 此外，还需要说明，在本文中的诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。[0115] 最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。

专利地区：北京

专利申请日期：2020-12-28

专利公开日期：2024-06-18

专利公告号：CN114696610B