可左右滑动选省市

一种具有前沿自适应调节的PWM驱动电路发明专利

更新时间:2024-07-01
一种具有前沿自适应调节的PWM驱动电路发明专利 专利申请类型:发明专利;
地区:江苏-南京;
源自:南京高价值专利检索信息库;

专利名称:一种具有前沿自适应调节的PWM驱动电路

专利类型:发明专利

专利申请号:CN202210225218.1

专利申请(专利权)人:东南大学,东南大学—无锡集成电路技术研究所
权利人地址:江苏省南京市江宁区东南大学路2号

专利发明(设计)人:李泳佳,曲维越,李旭涛,徐申,钱钦松,孙伟锋,时龙兴

专利摘要:本发明公开了一种具有前沿自适应调节的PWM驱动电路,包括驱动电路,功率级和PWM信号发生器,变压器驱动LLC桥式拓扑的大功率晶体管,结构在保证PWM信号后沿位置不变的情况下,通过对驱动电路关键节点电压信号进行采样,并采用延时补偿电路消除环路延时带来的误差来自适应调节PWM信号有效前沿位置,从而实现了死区时间自适应可调的定频PWM控制。

主权利要求:
1.一种具有前沿自适应调节的PWM驱动电路,其特征在于,包括:驱动电路(1)、功率级(2)和PWM信号发生器(3);驱动电路(1)用于驱动功率级(2),PWM信号发生器(3)用于产生所述驱动电路(1)的控制信号;所述驱动电路(1)包括驱动变压器,受控开关、驱动电压VDR和谐振电容C;
所述驱动电压VDR由外部系统提供;
所述驱动变压器用于传输驱动信号,所述驱动变压器包括原边线圈和副边线圈;
所述原边线圈包括第一原边线圈P1、第二原边线圈P2、第三原边线圈P3;
所述副边线圈包括第一副边线圈S1、第二副边线圈S2、第三副边线圈S3;
所述功率级包括第一晶体管Q1和第二晶体管Q2;
所述副边线圈感应原边线圈上的驱动电压VDR,并驱动功率级(2)的第一晶体管Q1和第二晶体管Q2;
所述受控开关在原边线圈驱动信号变为低电平时,将原边线圈电位钳位在驱动电压VDR或地,所述受控开关包括第一受控开关M1,第二受控开关M2,第三受控开关M3和第四受控开关M4;第一受控开关M1和第四受控开关M4的一端与驱动电压VDR相连,第一受控开关M1和第四受控开关M4的另一端分别与第一原边线圈P1和第三原边线圈P3相连;第二受控开关M2和第三受控开关M3一端分别连接第二原边线圈P2的两端,第二受控开关M2和第三受控开关M3另一端连接地;所述谐振电容C的两端分别连接第一受控开关M1和第四受控开关M4的另一端;
所述PWM信号发生器(3)包括张弛振荡器(31),分频及初始脉宽调节电路(32)和前沿自适应脉宽调节电路(33);
所述张弛振荡器(31)产生第一信号A,所述张弛振荡器(31)包括第一电流源I1、第二电容C2、第一比较器CMP1、延时单元、第五受控开关管M5、第六受控开关管M6和参考电压Vref;
所述第一电流源I1通过第五受控开关管M5对第二电容C2进行充电;所述第一比较器CMP1的同相输入端传输第二电容C2上的充电电压,反相输入端接参考电压Vref;所述第六受控开关管M6对第二电容C2电压进行复位;所述第一比较器CMP1的输出经过延时单元延时后产生第一信号A,该信号控制第五受控开关管M5和第六受控开关管M6的导通和关断;
所述分频及初始脉宽调节电路(32)用于调节第一信号A的频率以及占空比,所述分频及初始脉宽调节电路(32)包括T触发器、第一或门OR1、第二或门OR2;所述T触发器的输入连接张弛振荡器(31)的输出端,T触发器的输出端Q连接第一或门OR1的输入端,T触发器的输出端Qn连接第二或门OR2的输入端;所述第一或门OR1和第二OR2的另一个输入端连接张弛振荡器(31)的输出端;
所述前沿自适应脉宽调节电路(33)用于调节PWM控制信号的有效前沿位置从而控制死区时间,所述前沿自适应脉宽调节电路(33)包括参考电压调节电路(331)和调节脉宽产生电路(332);
所述参考电压调节电路(331)包括分压电路、第一采样保持电路TH1、第二采样保持电路TH2、第一积分器PI1和第二积分器PI2、参考电压Vref、第一节点电压VA和第二节点电压VD;所述分压电路包括第一电阻Res1、第二电阻Res2、第三电阻Res3、第四电阻Res4;第二电阻Res2的两端分别连接第一电阻Res1的一端和地,第一电阻Res1的另一端连接第一受控开关M1与第一原边线圈P1的连接点第一节点电压VA,第四电阻Res4的两端分别连接第三电阻Res3的一端和地,第三电阻Res3的另一端连接第四受控开关M4与第三原边线圈P3的连接点第二节点电压VD;所述第一采样保持电路TH1的两端分别连接第一电阻Res1、第二电阻Res2的连接点和第一积分器PI1的输入端,第二采样保持电路TH2的两端分别连接第三电阻Res3、第四电阻Res4的连接点和第二积分器PI2的输入端;所述第一积分器PI1和第二积分器PI2用于产生调整后的新的第一参考电压Vrefnew1和新的第二参考电压Vrefnew2;
所述调节脉宽产生电路(332)包括第二比较器CMP2、第三比较器CMP3、第一边沿检测器ED1、第二边沿检测器ED2、第三边沿检测器ED3、第一与门AND1、第二与门AND2、第三与门AND3、第四与门AND4和第一触发器RS1、第二触发器RS2,第二比较器CMP2的同相和反相输入端分别连接第一采样保持电路TH1的输入端和第一积分器PI1的输出端,第三比较器CMP3的同相输入端连接第二采样保持电路TH2的输入端,第三比较器CMP3的反相输入端连接第二积分器PI2的输出端,第一边沿检测器ED1的两端分别连接第二比较器CMP2的输出端和第一与门AND1的输入端,第二边沿检测器ED2的两端分别连接第三比较器CMP3的输出端和第二与门AND2的输入端,第一与门AND1的另两个输入端分别连接振荡器的输出端和T触发器的Qn端,第二与门AND2的另两个输入端分别连接张弛振荡器31的输出端和T触发器的Q端,第一与门AND1的输出端连接第一触发器RS1的复位端,第二与门AND2的输出端连接第二触发器RS2的复位端,第一触发器RS1和第二触发器RS2的置位端连接第三边沿检测器ED3的输出端,第三边沿检测器ED3的输入端连接振荡器的输出端,第三与门AND3的输入端分别连接第一触发器RS1的Q端和第一与门OR1的输出端,第四与门AND4的输入端分别连接第二触发器RS2的Q端和第二或门OR2的输出端,第三与门AND3的输出端第一控制信号PWM1连接第一受控开关M1的栅端,第四与门AND4的输出端第二控制信号PWM2连接受控开关M4的栅端。
2.根据权利要求1所述的具有前沿自适应调节的PWM驱动电路,其特征在于,所述驱动电压VDR与第一受控开关M1的连接点还连接一个第一电容C1的一端,第一电容C1另一端连接地。
3.根据权利要求1所述的具有前沿自适应调节的PWM驱动电路,其特征在于,所述功率级第一晶体管Q1和第二晶体管Q2均为NMOS管;所述第一受控开关M1和第四受控开关M4为PMOS管,第二受控开关M2和第三受控开关M3为NMOS管。
4.根据权利要求1所述的具有前沿自适应调节的PWM驱动电路,其特征在于,所述的第五受控开关管M5为PMOS管,第六受控开关管M6为NMOS管。 说明书 : 一种具有前沿自适应调节的PWM驱动电路技术领域[0001] 本发明属于功率集成电路技术领域,尤其涉及一种具有前沿自适应调节的PWM驱动电路。背景技术[0002] LLC谐振变换器因其能够在宽输入和负载变化下工作而在工业应用中获得很多关注。在传统的PWM转换器中,功率开关以硬开关模式工作,具有高开关损耗和电磁干扰(EMI)。但在LLC谐振变换器中,开关管可以通过零电压开关(ZVS)导通,输出整流二极管也可以通过零电流开关(ZCS)关闭,从而最大限度地减少损耗。LLC桥式拓扑的大功率晶体管一般要用变压器驱动,驱动变压器不仅可以实现电压缩放,还可以实现驱动级和功率级的隔离以及功率管的浮地驱动。为了防止驱动变压器中两个MOS管同时导通,造成变压器副边短路的情况,PWM控制信号通常需要设置一定的死区时间,而由于环路延时的存在,死区时间很难做到精准的控制,死区时间过短会导致外部谐振电路的ZVS条件丢失,死区时间过长则会导致谐振时间过长形成过冲,以上两种情况均会造成驱动变压器的驱动波形异常。[0003] 因此,在保证PWM控制信号频率不变的情况下,自适应调节死区时间是变压器驱动电路应用到电流倍增器电源控制芯片中所需解决的问题。发明内容[0004] 本发明目的在于提供一种具有前沿自适应调节的PWM驱动电路,该结构在保证PWM信号后沿位置不变的情况下,通过对驱动电路关键节点电压信号进行采样,并采用采样保持电路和积分器补偿环路延时带来的误差来自适应调节PWM信号有效前沿位置,以解决在保证PWM控制信号频率不变的情况下,不能精准实现自适应调节死区时间的技术问题。[0005] 为解决上述技术问题,本发明的具体技术方案如下:[0006] 一种具有前沿自适应调节的PWM驱动电路,包括:驱动电路、功率级和PWM信号发生器;驱动电路(1)用于驱动功率级(2),PWM信号发生器(3)用于产生所述驱动电路(1)的控制信号;[0007] 功率级包括第一晶体管Q1和第二晶体管Q2;[0008] 所述驱动电路用于驱动功率级的第一晶体管Q1和第二晶体管Q2;[0009] 所述PWM信号发生器用于产生所述驱动电路的PWM控制信号。[0010] 所述驱动电路包括驱动变压器,受控开关和谐振电容C;[0011] 所述驱动变压器用于传输驱动信号,所述驱动变压器包括原边线圈和副边线圈;[0012] 所述原边线圈包括第一原边线圈P1、第二原边线圈P2、第三原边线圈P3;[0013] 所述副边线圈包括第一副边线圈S1、第二副边线圈S2、第三副边线圈S3;[0014] 所述副边线圈感应原边线圈上的驱动电压VDR;[0015] 所述副边线圈驱动功率级的第一晶体管Q1和第二晶体管Q2;[0016] 所述受控开关在原边线圈驱动信号变为低电平时,将原边线圈电位钳位在驱动电压VDR或地,所述受控开关包括第一受控开关M1,第二受控开关M2,第三受控开关M3和第四受控开关M4;第一受控开关M1和第四受控开关M4的一端与驱动电压VDR相连,第一受控开关M1和第四受控开关M4的另一端分别与第一原边线圈P1和第三原边线圈P3相连;第二受控开关M2和第二受控开关M3一端分别连接第二原边线圈P2的两端,第二受控开关M2和第二受控开关M3一端另一端连接地;所述谐振电容C的两端分别连接第一受控开关M1和第四受控开关M4。[0017] 进一步的,所述驱动电压VDR与第一受控开关M1的连接点还连接一个第一电容C1,第一电容C1另一端连接地。[0018] 进一步的,所述功率级第一晶体管Q1和第二晶体管Q2均为NMOS管;所述第一受控开关M1和第四受控开关M4为PMOS管,第二受控开关M2和第三受控开关M3为NMOS管。[0019] 进一步的,所述PWM信号发生器包括张弛振荡器,分频及初始脉宽调节电路和前沿自适应脉宽调节电路;[0020] 所述张弛振荡器产生第一信号A,所述张弛振荡器包括第一电流源I1,第二电容C2,第一比较器CMP1,延时单元,第五受控开关管M5、第六受控开关管M6和参考电压Vref;所述第一电流镜I1通过第五受控开关管M5对第二电容C2进行充电;所述第一比较器CMP1的同相输入端传输第二电容C2上的充电电压,反相输入端接参考电压Vref;所述第六开关管M6对第二电容C2电压进行复位;所述第一比较器CMP1的输出经过延时单元延时后产生第一信号A,该信号控制第五受控开关管M5和第六受控开关管M6的导通和关断;[0021] 所述分频及初始脉宽调节电路用于调节第一信号A的频率以及占空比,所述分频及初始脉宽调节电路包括T触发器,第一或门OR1、第二或门OR2;所述T触发器的输入连接张弛振荡器的输出端,T触发器的输出端Q连接第一或门OR1的输入端,T触发器的输出端Qn连接第二或门OR2的输入端;所述第一或门OR1和第二OR2的另一个输入端连接张弛振荡器的输出端;[0022] 所述前沿自适应脉宽调节电路用于调节PWM控制信号的有效前沿位置从而控制死区时间,所述前沿自适应脉宽调节电路包括参考电压调节电路和调节脉宽产生电路。[0023] 进一步的,所述的第五受控开关管M5为PMOS管,第六受控开关管M6为NMOS管。[0024] 进一步的,所述参考电压调节电路包括分压电路,第一采样保持电路TH1、第二采样保持电路TH2、第一积分器PI1和第二积分器PI2、参考电压Vref、第一节点电压VA和第二节点电压VD;所述分压电路包括第一电阻Res1、第二电阻Res2、第三电阻Res3、第四电阻Res4;第二电阻Res2的两端分别连接第一电阻Res1和地,第一电阻Res1的另一端连接第一受控开关M1与第一原边线圈P1的连接点第一节点电压VA,第四电阻Res4的两端分别连接第三电阻Res3和地,第三电阻Res3的另一端连接第四受控开关管M4与第三原边线圈P3的连接点第二节点电压VD;所述第一采样保持电路TH1的两端分别连接第一电阻Res1、第二电阻Res2的连接点和第一积分器PI1的输入端,第二采样保持电路TH2的两端分别连接第三电阻Res3、第四电阻Res4的连接点和第二积分器PI2的输入端;所述第一积分器PI1和第二积分器PI2用于产生调整后的新的第一参考电压Vrefnew1和新的第二参考电压Vrefnew2。[0025] 进一步的,所述调节脉宽产生电路包括第二比较器CMP2、第三比较器CMP3,第一边沿检测器ED1、第二边沿检测器ED2、第三边沿检测器ED3,第一与门AND1、第二与门AND2、第三与门AND3、第四与门AND4和第一触发器RS1、第二触发器RS2,第二比较器CMP2的同相和反相输入端分别连接第一采样保持电路TH1的输入端和第一积分器PI1的输出端,第三比较器CMP3的同相输入端连接第二采样保持电路TH2的输入端,第三比较器CMP3的反相输入端连接第二积分器PI2的输出端,第一边沿检测器ED1的两端分别连接第二比较器CMP2的输出端和第一与门AND1的输入端,第二边沿检测器ED2的两端分别连接第三比较器CMP3的输出端和第二与门AND2的输入端,第一与门AND1的另两个输入端分别连接振荡器的输出端和T触发器的Qn端,第二与门AND2的另两个输入端分别连接张弛振荡器31的输出端和T触发器的Q端,第一与门AND1的输出端连接第一触发器RS1的复位端,第二与门AND2的输出端连接第二触发器RS2的复位端,第一触发器RS1和第二触发器RS2的置位端连接第三边沿检测器ED3的输出端,第三边沿检测器ED3的输入端连接振荡器的输出端,第三与门AND3的输入端分别连接第一触发器RS1的Q端和第一与门OR1的输出端,第四与门AND4的输入端分别连接第二触发器RS2的Q端和第二或门OR2的输出端,第三与门AND3的输出端第一控制信号PWM1连接第一受控开关M1的栅端,第四与门AND4的输出端第二控制信号PWM2连接受控开关M4的栅端。[0026] 本发明的一种具有前沿自适应调节的PWM驱动电路,具有以下优点:[0027] 本发明通过前沿自适应脉宽调节电路中的采样保持电路对驱动电路中存在过充的第一节点电压VA和第二节点电压VD进行采样,并利用参考电压调节电路中的积分器对过充电压与参考电压的差值进行积分,从而对参考电压进行自适应调整,调节脉宽产生电路根据自适应调整的参考电压来对PWM信号的有效前沿位置进行自适应调节。本发明中采样保持电路结合积分器的结构方案同时能够补偿自身环路延时带来的误差,从而解决了在保证PWM信号后沿位置不变的情况下,难以精准实现自适应调节死区时间的技术问题。附图说明[0028] 图1为本发明的整体电路结构示意图;[0029] 图2为本发明的张弛振荡器和分频及初始脉宽调节电路图示意图;[0030] 图3为本发明的前沿自适应脉宽调节电路结构示意图;[0031] 图4为本发明的无前沿自适应脉宽调节的驱动波形示意图;[0032] 图5为本发明的具有前沿自适应脉宽调节的驱动波形示意图;[0033] 图中标记说明:1、驱动电路;2、功率级;3、PWM信号发生器;31、张弛振荡器;32、分频及初始脉宽调制电路;33、前沿自适应脉宽调节电路;331、参考电压调节电路;332、调节脉宽产生电路。具体实施方式[0034] 为了更好地了解本发明的目的、结构及功能,下面结合附图,对本发明一种具有前沿自适应调节的PWM驱动电路做进一步详细的描述。[0035] 如图1所示,提出了一种具有前沿自适应调节的PWM驱动电路,包括驱动电路1,功率级2和PWM信号发生器3,其中:[0036] 功率级2包括第一晶体管Q1和第二晶体管Q2。所述驱动电路1用于驱动功率级2的第一晶体管Q1和第二晶体管Q2。[0037] 所述PWM信号发生器3用于产生所述驱动电路1的PWM控制信号。[0038] 驱动电路1包括驱动变压器,受控开关和谐振电容C。[0039] 所述驱动变压器用于传输驱动信号,所述驱动变压器包括原边线圈和副边线圈;[0040] 原边线圈包括第一原边线圈P1、第二原边线圈P2、第三原边线圈P3。副边线圈包括第一副边线圈S1、第二副边线圈S2、第三副边线圈S3。[0041] 所述副边线圈感应原边线圈上的驱动电压VDR;第一副边线圈S1和第二副边线圈S2用于驱动功率级2的第一晶体管Q1和第二晶体管Q2,第三副边线圈S3可用于产生全桥整流电路的控制信号。[0042] 所述受控开关在原边线圈驱动信号变为低电平时,将原边线圈电位钳位在驱动电压VDR或地,所述受控开关包括第一受控开关M1,第二受控开关M2,第三受控开关M3和第四受控开关M4;[0043] 第一受控开关M1和第四受控开关M4的一端与驱动电压VDR相连,第一受控开关M1的另一端与第一原边线圈P1相连,第四受控开关M4的另一端与第三原边线圈P3相连;第二受控开关M2和第二受控开关M3一端分别连接第二原边线圈P2的两端,第二受控开关M2和第二受控开关M3另一端连接地;所述谐振电容C的两端分别连接第一受控开关M1和第四受控开关M4。所述驱动电压VDR与第一受控开关M1的连接点还连接一个第一电容C1,第一电容C1另一端连接地。功率级第一晶体管Q1和第二晶体管Q2均为NMOS管;所述第一受控开关M1和第四受控开关M4为PMOS管,第二受控开关M2和第三受控开关M3为NMOS管。所述的第五受控开关管M5为PMOS管,第六受控开关管M6为NMOS管。[0044] 第一受控开关M1的栅端由死区时间自适应可调的第一控制信号PWM1控制,第四受控开关M4的栅端由死区时间自适应可调的第二控制信号PWM2控制,当第一控制信号PWM1或第二控制信号PWM2为低电平时,第一受控开关M1或第四受控开关M4导通将驱动信号VDR传输到驱动变压器的原边线圈。第一节点电压VA控制第三受控开关M3的栅端,第二节点电压VD控制第二受控开关M2的栅端,当第一节点电压VA或第二节点电压VD为高电平时,第三受控开关M3或第二受控开关M2导通。谐振电容C跨接在第一节点电压VA和第二节点电压VD之间,当第一受控开关M1和第四受控开关M4均处于关断状态时,谐振电容C和驱动变压器电感的谐振会使第一节点电压节点VA或第二节点电压VD节点近似线性的上升或下降。[0045] PWM信号发生器3包括张弛振荡器31、分频及初始脉宽调制电路32和前沿自适应脉宽调节电路33。张弛振荡器31产生第一信号A;分频及初始脉宽调节电路32会对第一信号A进行分频,并产生具有一定死区时间的互补控制信号;参考电压调节电路331和调节脉宽产生电路332对张弛振荡器31的输出、分频及脉宽调节电路32的输出以及第一节点电压VA和第二节点电压VD节点电压进行逻辑操作后,产生死区时间自适应可调的第一控制信号PWM1和死区时间自适应可调的第二控制信号PWM2。[0046] 如图2所示为张弛振荡器31电路结构,所述张弛振荡器31包括第一电流源I1,第二电容C2,第一比较器CMP1,延时单元,第五受控开关管M5、第六受控开关管M6和参考电压Vref;所述第一电流镜I1通过第五受控开关管M5对第二电容C2进行充电;所述第一比较器CMP1的同相输入端传输第二电容C2上的充电电压,反相输入端接参考电压Vref;所述第六开关管M6对第二电容C2电压进行复位;所述第一比较器CMP1的输出经过延时单元延时后产生第一信号A,该第一信号A控制第五受控开关管M5和第六受控开关管M6的导通和关断;所述分频及初始脉宽调节电路32用于调节第一信号A的频率以及占空比,所述分频及初始脉宽调节电路32包括T触发器,第一或门OR1、第二或门OR2;所述T触发器的输入连接张弛振荡器31的输出端,T触发器的输出端Q连接第一或门OR1的输入端,T触发器的输出端Qn连接第二或门OR2的输入端;所述第一或门OR1和第二OR2的另一个输入端连接张弛振荡器31的输出端;所述前沿自适应脉宽调节电路33用于调节PWM控制信号的有效前沿位置从而控制死区时间,所述前沿自适应脉宽调节电路33包括参考电压调节电路331和调节脉宽产生电路332。[0047] 第一信号A为低电平时,第五受控开关M5导通,第一电流源I1对第二电容C2进行充电,当第二电容C2上的电压大于Vref时,第一比较器CMP1输出高电平,经过一定的延时后第一信号A点电位被拉高,此时第五受控开关M5关断,第六受控开关M6导通,并对第二电容C2进行放电,放电时间为第一比较器CMP1延时和延时单元的和。T触发器对第一信号A进行二分频,产生占空比50%的互补控制信号,所述互补控制信号分别为第二信号B、第三信号C。第二信号B和第三信号C分别与第一信号A相或产生具有一定死区时间的第四信号D、第五信号E。[0048] 如图3所示,参考电压调节电路331包括分压电路,第一采样保持电路TH1、第二采样保持电路TH2、第一积分器PI1、第二积分器PI2、参考电压Vref、第一节点电压VA和第二节点电压VD;所述分压电路包括第一电阻Res1、第二电阻Res2、第三电阻Res3、第四电阻Res4;第二电阻Res2的两端分别连接第一电阻Res1和地,第一电阻Res1的另一端连接第一受控开关M1与第一原边线圈P1的连接点第一节点电压VA,第四电阻Res4的两端分别连接第三电阻Res3和地,第三电阻Res3的另一端连接第四受控开关管M4与第三原边线圈P3的连接点第二节点电压VD;所述第一采样保持电路TH1的两端分别连接第一电阻Res1、第二电阻Res2的连接点和第一积分器PI1的输入端,第二采样保持电路TH2的两端分别连接第三电阻Res3、第四电阻Res4的连接点和第二积分器PI2的输入端;所述第一积分器PI1和第二积分器PI2用于产生调整后的新的第一参考电压Vrefnew1和新的第二参考电压Vrefnew2。[0049] 参考电压调节电路331中的第一电阻Res1、第二电阻Res2对第一节点电压VA进行分压,第三电阻Res3、第四电阻Res4对第二节点电压VD进行分压,第二电阻Res2上的压降作为第二比较器CMP2的正向输入,第四电阻Res4上的压降作为第三比较器CMP3的正向输入,由于死区时间过长且前沿自适应脉宽调节电路33存在延时,第二电阻Res2、第四电阻Res4上压降的峰值会大于参考电压Vref,第一采样保持电路TH1采样第二电阻Res2上的峰值压降作为第一积分器PI1的输入,第二采样保持电路TH2采样第四电阻Res4上的峰值压降作为第二积分器PI2的输入,第一积分器PI1积分参考电压Vref和第二电阻Res2上峰值压降的差值产生新的第一参考电压Vrefnew1,第二积分器PI2积分参考电压Vref和第四电阻Res4上峰值压降的差值产生新的第二参考电压Vrefnew2。[0050] 调节脉宽产生电路332包括第二比较器CMP2、第三比较器CMP3,第一边沿检测器ED1、第二边沿检测器ED2、第三边沿检测器ED3,第一与门AND1、第二与门AND2、第三与门AND3、第四与门AND4和第一触发器RS1、第二触发器RS2,第二比较器CMP2的同相和反相输入端分别连接第一采样保持电路TH1的输入端和第一积分器PI1的输出端,第三比较器CMP3的同相和反相输入端分别连接第二采样保持电路TH2的输入端和第二积分器PI2的输出端,第一边沿检测器ED1的两端分别连接第二比较器CMP2的输出端和第一与门AND1的输入端,第二边沿检测器ED2的两端分别连接第三比较器CMP3的输出端和第二与门AND2的输入端,第一与门AND1的另两个输入端分别连接振荡器的输出端和T触发器的Qn端,第二与门AND2的另两个输入端分别连接张弛振荡器31的输出端和T触发器的Q端,第一与门AND1和第二与门AND2的输出端分别连接第一触发器RS1和第二触发器RS2的复位端,第一触发器RS1和第二触发器RS2的置位端连接第三边沿检测器ED3的输出端,第三边沿检测器ED3的输入端连接振荡器的输出端,第三与门AND3的输入端分别连接第一触发器RS1的Q端和第一与门OR1的输出端,第四与门AND4的输入端分别连接第二触发器RS2的Q端和第二或门OR2的输出端,第三与门AND3的输出端第一控制信号PWM1连接第一受控开关M1的栅端,第四与门AND4的输出端第二控制信号PWM2连接受控开关M4的栅端。[0051] 当第三边沿检测器ED3检测到第一信号A的上升沿时,第三边沿检测器ED3产生固定脉宽的信号触发RS1和RS2触发器的第一置位端S1、第二置位端S2,第三与门AND3将RS1触发器的输出与第四信号D相与产生第一控制信号PWM1,第四与门AND4将RS2触发器的输出与第五信号E相与产生第二控制信号PWM2,此时第一和第二控制信号PWM1、PWM2的波形跟随第四信号D、第五信号E变化。当第二电阻Res2上的压降大于新的第一参考电压Vrefnew1时,第二比较器CMP2的输出被拉高触发第一边沿检测器ED1,第一边沿检测器ED1产生固定脉宽的信号作为第一与门AND1的输入,第一与门AND1的另两个输入分别为经过延时的第一A信号和第三C信号,三个信号中一旦有一个信号为低电平均会触发RS1触发器的第一复位端R1,此时第一控制信号PWM1被拉低;同理,当第四电阻Res4上的压降大于新的第二参考电压Vrefnew2时,第三比较器CMP3的输出被拉高触发第二边沿检测器ED2,第二边沿检测器ED2产生固定脉宽的信号作为第二与门AND2的输入,第二与门AND2的另两个输入分别为经过延时的第一信号A和第二信号B,三个信号中一旦有一个信号为低电平均会触发RS2触发器第二复位端R2,此时第二控制信号PWM2被拉低,从而使第一控制信号PWM1、第二控制信号PWM2的死区时间被减小。当第二电阻Res2、第四电阻Res4上的峰值压降不等于参考电压Vref时,第一积分器PI1、第二积分器PI2便会对这个差值进行积分,造成新的第一参考电压Vrefnew1、新的第二参考电压Vrefnew2上下抖动,上下抖动的新第一参考电压Vrefnew1、新的第二参考电压Vrefnew2会使第一控制信号PWM1、第二控制信号PWM2的有效前沿位置左右移动,从而实现死区时间的自适应调节。[0052] 如图4所示,当无前沿自适应脉宽调节电路时,此时第一控制信号PWM1、第二控制信号PWM2具有固定的死区时间,第一节点电压VA、第二节点电压VD在死区时间内的电压过充达到了40V,在受控开关导通后该过充电压会被传输到驱动变压器副边线圈,导致功率级2的晶体管存在被击穿的风险。[0053] 图5所示为具有前沿自适应脉宽调节电路时的波形,通过调整第一控制信号PWM1、第二控制信号PWM2的有效前沿位置,死区时间在被不断调整,可以看出当参考电压Vrefnew未稳定时,第一节点电压VA、第二节点电压VD存在较大的过充,经过一定的周期后,参考电压Vrefnew逐渐趋于稳定,第一节点电压VA、第二节点电压VD的过充逐渐减小,最终第一节点电压VA、第二节点电压VD节点电压的峰值接近参考电压Vref,稳定后的参考电压Vrefnew与参考电压Vref的差值便是第一节点电压VA、第二节点电压VD的初始过充。[0054] 可以理解,本发明是通过一些实施例进行描述的,本领域技术人员知悉的,在不脱离本发明的精神和范围的情况下,可以对这些特征和实施例进行各种改变或等效替换。另外,在本发明的教导下,可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此,本发明不受此处所公开的具体实施例的限制,所有落入本申请的权利要求范围内的实施例都属于本发明所保护的范围内。

专利地区:江苏

专利申请日期:2022-03-09

专利公开日期:2024-06-18

专利公告号:CN114598158B

电话咨询
读内容
搜本页
回顶部