可左右滑动选省市

一种差分型电路结构的电流采集转换方法发明专利

更新时间:2024-04-16
一种差分型电路结构的电流采集转换方法发明专利 专利申请类型:发明专利;
源自:北京高价值专利检索信息库;

专利名称:一种差分型电路结构的电流采集转换方法

专利类型:发明专利

专利申请号:CN202210041341.8

专利申请(专利权)人:北京神导科技股份有限公司
权利人地址:北京市海淀区高里掌路1号院5号楼

专利发明(设计)人:云建军,刘建,邱宝良,付博

专利摘要:本发明提供一种差分型电路结构的电流采集转换方法,将加速度计电流通道输出的电流信号依次通过差分转换电路和数字缓存器进行电容积分、差分转换的采样以及数模转换缓存后得到当前时刻正积分脉冲和当前时刻负积分脉冲,并随着时间累加得到累加正积分脉冲和累加负积分脉冲;数字缓存器判断采样时间并输出得到脉冲计数值A和脉冲计数值B并相减后获得当前采样时间的电流C:C=A‑B。本发明以差分型电流采集转换方法代替传统积分电容采集电流转换方法,可满足电流采集信号连续不丢失、有效消除积分电容零位温漂、抗干扰能力强、分辨率高、电路结构简单体积小功率低,生产调试容易等要求。

主权利要求:
1.一种差分型电路结构的电流采集转换方法,其特征在于:包括以下步骤:
S1、将加速度计(1)电流通道输出的电流信号依次通过差分转换电路(2)和数字缓存器(3)进行电容积分、差分转换的采样以及模数转换缓存后得到当前时刻正积分脉冲和当前时刻负积分脉冲,并随着时间累加得到累加正积分脉冲和累加负积分脉冲;
S2、所述数字缓存器(3)判断采样时间是否达到预设时间,如果是,则进入步骤S3,如果否,则返回步骤S1;
S3、所述数字缓存器(3)将所述累加正积分脉冲和所述累加负积分脉冲分别输出至A计数器(4)、B计数器(5)得到脉冲计数值A和脉冲计数值B,然后分别输出至减法器(6),所述减法器(6)将所述脉冲计数值A与所述脉冲计数值B相减获得当前采样时间的电流C:C=A‑B;
S4、返回步骤S1继续进行下一周期的采样,直至电流采集转换完毕。
2.根据权利要求1所述的一种差分型电路结构的电流采集转换方法,其特征在于:步骤S1包括:S11、所述加速度计(1)的电流通道输出电流信号IX/IY/IZ至所述差分转换电路(2);
S12、所述差分转换电路(2)中与反向放大器(21)并联的反馈电容(22)将所述电流信号IX/IY/IZ进行采样后进行电流积分,所述反馈电容(22)两端的电压随着电流积分电荷累积发生变化,再经运算放大器(23)比较,产生电平翻转,生成模拟脉冲信号输出至数字缓存器(3);
S13、所述数字缓存器(3)将所述模拟脉冲信号转化为数字脉冲信号并缓存所述当前时刻正积分脉冲和所述当前时刻负积分脉冲;
S15、随着时间累加得到所述累加正积分脉冲和所述累加负积分脉冲。
3.根据权利要求1所述的一种差分型电路结构的电流采集转换方法,其特征在于:步骤S1中,采样频率为1kHz,采样间隔时间为0.001s。
4.根据权利要求1所述的一种差分型电路结构的电流采集转换方法,其特征在于:步骤S3中,所述脉冲计数值A为所有采样到的所述加速度计(1)电流值的差分正累加值,A=pos_reg;
其中,pos_reg为当前时刻通过系统时钟从所述数字缓存器(3)读到的差分正累加的脉冲计数值。
5.根据权利要求1所述的一种差分型电路结构的电流采集转换方法,其特征在于:步骤S3中,所述脉冲计数值B为所有采样到的所述加速度计(1)电流值的差分负累加值,B=neg_reg;
其中,neg_reg为当前时刻通过系统时钟从所述数字缓存器(3)读到的差分负累加的脉冲计数值。
6.根据权利要求1所述的一种差分型电路结构的电流采集转换方法,其特征在于:电流采集转换方法使用的装置包括:所述加速度计(1),与所述加速度计(1)的输出端电连接的所述差分转换电路(2),与所述差分转换电路(2)的输出端分别电连接的数字缓存器(3),与所述数字缓存器(3)分别电连接的所述A计数器(4)、所述B计数器(5)和与所述A计数器(4)、所述B计数器(5)均相连的所述减法器(6)。
7.根据权利要求6所述的一种差分型电路结构的电流采集转换方法,其特征在于:所述差分转换电路(2)的输出端为2个。
8.根据权利要求1所述的一种差分型电路结构的电流采集转换方法,其特征在于:所述差分转换电路(2)包括与所述加速度计(1)电连接的反向放大器(21),与所述反向放大器(21)并联的反馈电容(22),与所述反向放大器(21)和所述反馈电容(22)的输出端均电连接的运算放大器(23),所述运算放大器(23)与所述数字缓存器(3)电连接。
9.根据权利要求8所述的一种差分型电路结构的电流采集转换方法,其特征在于:所述运算放大器(23)的输出端为2个。
10.根据权利要求1所述的一种差分型电路结构的电流采集转换方法,其特征在于:所述数字缓存器(3)为FPGA。 说明书 : 一种差分型电路结构的电流采集转换方法技术领域[0001] 本发明涉及传输技术领域,具体涉及一种差分型电路结构的电流采集转换方法。背景技术[0002] 大部分惯性导航系统中采用的加速度计输出的是模拟电流信号,需要通过IF转换后才能给导航计算机进行导航解算。[0003] 现有的电流采集转换,主要为传统型电流采集转换电路,主要包括电流积分器、逻辑判断与控制电路(由比较器和逻辑触发电路组成)、双极性开关电路、恒流源、频标和输出电路,其工作原理为:将加速度计输出的电流信号通过电荷平衡原理实现模拟信号转换为频率信号,通过频率计器的计数得到待测的加速度信号。[0004] 传统型电流采集转换电路具有信号连续,不丢失信号,接口简单方便等优点,但存在分辨率低、积分电容易受温漂影响,功耗大,体积大,生产调试不方便的缺点。发明内容[0005] 本发明是为了解决传统型电流采集转换电路分辨率低、易受温漂影响等问题,提供一种差分型电路结构的电流采集转换方法,以差分型电流采集转换方法代替传统积分电容采集电流转换方法,可满足电流采集信号连续不丢失、有效消除积分电容零位温漂、抗干扰能力强、分辨率高、电路结构简单体积小功率低,生产调试容易等要求。[0006] 本发明提供一种差分型电路结构的电流采集转换方法,包括以下步骤:[0007] S1、将加速度计电流通道输出的电流信号依次通过差分转换电路和数字缓存器进行电容积分、差分转换的采样以及模数转换缓存后得到当前时刻正积分脉冲和当前时刻负积分脉冲,并随着时间累加得到累加正积分脉冲和累加负积分脉冲;[0008] S2、数字缓存器判断采样时间是否达到预设时间,如果是,则进入步骤S3,如果否,则返回步骤S1;[0009] S3、数字缓存器将累加正积分脉冲和累加负积分脉冲分别输出至A计数器、B计数器得到脉冲计数值A和脉冲计数值B,然后分别输出至减法器,减法器将脉冲计数值A与脉冲计数值B相减获得当前采样时间的电流C:C=A‑B;[0010] S4、返回步骤S1继续进行下一周期的采样,直至电流采集转换完毕。[0011] 本发明所述的一种差分型电路结构的电流采集转换方法,作为优选方式,步骤S1包括:[0012] S11、加速度计的电流通道输出电流信号IX/IY/IZ至差分转换电路;[0013] S12、差分转换电路中与反向放大器并联的反馈电容将电流信号IX/IY/IZ进行采样后进行电流积分,反馈电容两端的电压随着电流积分电荷累积发生变化,再经运算放大器比较,产生电平翻转,生成模拟脉冲信号输出至数字缓存器;[0014] S13、数字缓存器将模拟脉冲信号转化为数字脉冲信号并缓存当前时刻正积分脉冲和当前时刻负积分脉冲;[0015] S15、随着时间累加得到累加正积分脉冲和累加负积分脉冲。[0016] 本发明所述的一种差分型电路结构的电流采集转换方法,作为优选方式,步骤S1中,采样频率为1kHz,采样间隔时间为0.001s。[0017] 本发明所述的一种差分型电路结构的电流采集转换方法,作为优选方式,步骤S3中,脉冲计数值A为所有采样到的加速度计电流值的差分正累加值,[0018] A=pos_reg;[0019] 其中,pos_reg为当前时刻通过系统时钟从数字缓存器读到的差分正累加的脉冲计数值。[0020] 本发明所述的一种差分型电路结构的电流采集转换方法,作为优选方式,步骤S3中,脉冲计数值B为所有采样到的加速度计电流值的差分负累加值,[0021] B=neg_reg;[0022] 其中,neg_reg为当前时刻通过系统时钟从数字缓存器读到的差分负累加的脉冲计数值。[0023] 本发明所述的一种差分型电路结构的电流采集转换方法,作为优选方式,电流采集转换方法使用的装置包括:加速度计,与加速度计的输出端电连接的差分转换电路,与差分转换电路的输出端分别电连接的数字缓存器,与数字缓存器分别电连接的A计数器、B计数器和与A计数器、B计数器均相连的减法器。[0024] 本发明所述的一种差分型电路结构的电流采集转换方法,作为优选方式,差分转换电路的输出端为2个。[0025] 本发明所述的一种差分型电路结构的电流采集转换方法,作为优选方式,差分转换电路包括与加速度计电连接的反向放大器,与反向放大器并联的反馈电容,与反向放大器和反馈电容的输出端均电连接的运算放大器,运算放大器与数字缓存器电连接。[0026] 本发明所述的一种差分型电路结构的电流采集转换方法,作为优选方式,运算放大器的输出端为2个。[0027] 本发明所述的一种差分型电路结构的电流采集转换方法,作为优选方式,数字缓存器为FPGA。[0028] 本发明设计的差分型电流采集转换电路具有信号连续不丢失,差分电路结构,消除积分电容零位温漂、抗干扰能力强、分辨率高、电路结构简单功率低,生产调试容易等特点。[0029] 本发明的技术解决方案是:[0030] 一种差分型电路结构的电流采集转换方法,基于可编程逻辑器件实现,[0031] 步骤如下:[0032] (1)对加速度计的电流通道进行电容积分差分采样转换;[0033] (2)确定当前时刻的脉冲计数值A;[0034] (3)确定当前时刻的脉冲计数值B;[0035] (4)判断采样时间是否达到预设时间,如果没有达到预设时间,则返回步骤(1)继续采样,如果达到预设时间,则进入步骤(5);[0036] (5)将当前时刻的脉冲计数值A与当前脉冲计数值B进行相减,得到当次采样预设时间的该通道电流转换结果C=A‑B,则该次采样转换完成,返回步骤(1)继续采样。[0037] 所述步骤(1)对加速度计的电流进行周期采样,通过电容积分和差分运算放大器23转换,再经数字缓存模块进行模数转化。[0038] 对加速度计的电流进行采样时,采样频率为1kHz,采样间隔时间为0.001s。[0039] 所述步骤(2)和(3)脉冲计数值A,B为所有采样到的加速度计的电流值的累加值,[0040] C=A‑B;[0041] 其中,A为当前时刻脉冲计数值,B为当前时刻脉冲计数值,C为该周期该通道加速度计的电流采集累加值。所述采样时间为0.001s。[0042] 本方法基本技术原理是基于带电容积分器的差分采集转换电路,通过采样周期内的数字脉冲采样缓存,产生相应的正负AB脉冲计数值,再通过A和B相减,得到该周期通道加速度计的电流采样累加值结果C。[0043] 本发明提出了一种适用于可编程逻辑器件实现的加速度计1电流差分型电流采集转换方法,以差分型电流采集转换方法,代替传统积分电容采集电流转换方法,可用于较高精度、较小体积和较低成本的FPGA可编程器件,满足了惯导系统中加速度计的电流采集小型化、轻量化发展要求且处理信号较少的应用场合该方法包括了加速度计的电流差分采样转换、采集时间值预设、当前时刻的脉冲计数值A与B、根据判断采样时间,得到通道加速度计的电流采样累加值结果C。[0044] 本发明具有以下优点:[0045] (1)本发明由于采用了差分型电流采集转换方法,以差分型电流采集转换方法,代替传统积分电容采集电流转换方法,满足加速度计1的电流信号连续不丢失的前提下,消除积分电容零位温漂,提高了系统抗干扰性和分辨率,降低了系统能耗;[0046] (2)本发明由于采用了差分型电流采集转换方法,节约了电路芯片数目,以通过可编程逻辑器件FPGA实现,降低了生产成本,满足了使用小型化、轻量化的需求。附图说明[0047] 图1为一种差分型电路结构的电流采集转换方法流程图;[0048] 图2为一种差分型电路结构的电流采集转换装置结构示意图;[0049] 图3为一种差分型电路结构的电流采集转换方法电容积分差分转换电路图。[0050] 附图标记:[0051] 1、加速度计;2、差分转换电路;21、反向放大器;22、反馈电容;23、运算放大器;3、数字缓存器;4、A计数器;5、B计数器;6、减法器。具体实施方式[0052] 下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。[0053] 实施例1[0054] 如图1所示,一种差分型电路结构的电流采集转换方法,包括以下步骤:[0055] S1、将加速度计1电流通道输出的电流信号依次通过差分转换电路2和数字缓存器3进行电容积分、差分转换的采样以及模数转换缓存后得到当前时刻正积分脉冲和当前时刻负积分脉冲,并随着时间累加得到累加正积分脉冲和累加负积分脉冲;[0056] S11、加速度计1的电流通道输出电流信号IX/IY/IZ至差分转换电路2;[0057] S12、差分转换电路2中与反向放大器21并联的反馈电容22将电流信号IX/IY/IZ进行采样后进行电流积分,反馈电容22两端的电压随着电流积分电荷累积发生变化,再经运算放大器23比较,产生电平翻转,生成模拟脉冲信号输出至数字缓存器3;[0058] S13、数字缓存器3将模拟脉冲信号转化为数字脉冲信号并缓存当前时刻正积分脉冲和当前时刻负积分脉冲;[0059] S15、随着时间累加得到累加正积分脉冲和累加负积分脉冲;[0060] 采样频率为1kHz,采样间隔时间为0.001s;[0061] S2、数字缓存器3判断采样时间是否达到预设时间,如果是,则进入步骤S3,如果否,则返回步骤S1;[0062] S3、数字缓存器3将累加正积分脉冲和累加负积分脉冲分别输出至A计数器4、B计数器5得到脉冲计数值A和脉冲计数值B,然后分别输出至减法器6,减法器6将脉冲计数值A与脉冲计数值B相减获得当前采样时间的电流C:C=A‑B;[0063] 脉冲计数值A为所有采样到的加速度计1电流值的差分正累加值,[0064] A=pos_reg;[0065] 其中,pos_reg为当前时刻通过系统时钟从数字缓存器3读到的差分正累加的脉冲计数值;[0066] 脉冲计数值B为所有采样到的加速度计1电流值的差分负累加值,[0067] B=neg_reg;[0068] 其中,neg_reg为当前时刻通过系统时钟从数字缓存器3读到的差分负累加的脉冲计数值;[0069] 如图2所示,电流采集转换方法使用的装置包括:加速度计1,与加速度计1的输出端电连接的差分转换电路2,与差分转换电路2的输出端分别电连接的数字缓存器3,与数字缓存器3分别电连接的A计数器4、B计数器5和与A计数器4、B计数器5均相连的减法器6;[0070] 差分转换电路2的输出端为2个;[0071] 如图3所示,差分转换电路2包括与加速度计1电连接的反向放大器21,与反向放大器21并联的反馈电容22,与反向放大器21和反馈电容22的输出端均电连接的运算放大器23,运算放大器23与数字缓存器3电连接;[0072] 运算放大器23的输出端为2个;[0073] 数字缓存器3为FPGA。[0074] 实施例2[0075] 一种差分型电路结构的电流采集转换方法,包括以下步骤:[0076] 包括如下步骤:[0077] 如图1所示,(1)对加速度计1的电流进行采样;[0078] 对加速度计1的电流通过电容积分和差分运算放大器23转换,电容积分差分采样转换通过将反相放大器中的反馈电容,对输入加速度计1的电流进行电流积分,电容两端电压会随着电流积分电荷累积发生变化,经运算放大器23比较,产生电平翻转,生成脉冲信号,完成采集转换,再经数字缓存模块进行模数转化和采样周期内的数字脉冲采样缓存,对加速度计1的电流进行采样时,采样频率为1kHz,采样间隔时间为0.001s。[0079] (2)确定当前时刻的脉冲计数值A;[0080] 脉冲计数值A为所有采样到的加速度计1的电流值的差分正累加值,[0081] A=pos_reg;[0082] 其中,pos_reg为当前时刻,通过系统时钟,从数据缓冲处理模块读到的差分正累加的脉冲计数值。[0083] (3)确定当前时刻的脉冲计数值B;[0084] 脉冲计数值B为所有采样到的加速度计1的电流值的差分正累加值,[0085] B=neg_reg;[0086] 其中,neg_reg为当前时刻,通过系统时钟,从数据缓冲处理模块读到的差分负累加的脉冲计数值。[0087] (4)判断采样时间是否达到预设时间,如果没有达到预设时间,则返回步骤(1)继续采样,如果达到预设时间,则进入步骤(5);[0088] (5)将当前时刻的脉冲计数值A与当前脉冲计数值B进行相减,得到当次采样预设时间的该通道电流转换结果C=A‑B,则该次采样转换完成,返回步骤(1)继续采样。[0089] 数字缓存模块为FPGA。[0090] 如图2所示,将加速度计输出的电流信号IX/IY/IZ,通过电容积分和电荷平衡原理实现模拟信号转换为频率信号,信号转换通过差分采集电路进行差分转换,转换生成差分正端A或差分负端B的信号,该信号通过系统FPGA时钟,根据系统时钟进行调制解调,最终通过数字缓存模块得到该时刻相应的正负AB脉冲计数值,再通过A和B相减,得到该周期通道加速度计1的电流采样累加值结果C。对加速度计1的电流进行采样时,采样频率为1kHz,采样间隔时间为0.001s。具体电路如图3所示。[0091] 以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,根据本发明的技术方案及其发明构思加以等同替换或改变,都应涵盖在本发明的保护范围之内。

专利地区:北京

专利申请日期:2022-01-14

专利公开日期:2024-06-18

专利公告号:CN114384299B

电话咨询
读内容
搜本页
回顶部