芯片及基于芯片工作负载检测的系统时钟自适应扩频装置

专利名称：芯片及基于芯片工作负载检测的系统时钟自适应扩频装置

专利类型：发明专利

专利申请号：CN202111562031.2

专利申请（专利权）人：合肥智芯半导体有限公司
权利人地址：安徽省合肥市高新区望江西路900号中安创谷科技园一期A2栋501/502/503/505室

专利发明（设计）人：何学文,李宇昂,杨帆

专利摘要：本发明公开了一种芯片及基于芯片工作负载检测的系统时钟自适应扩频装置，装置包括：主电源电压检测电路，其包括电源产生器和电压检测子电路，电源产生器的输入端用以连接外接电源，用于产生主电源，电压检测子电路的输入端与电源产生器的输出端连接，用于进行周期性检测，得到电源电压值；工作负载判断电路，其输入端与电压检测子电路的输出端连接，用于根据电源电压值与预设负载阈值的比较结果输出主频调整控制信号；系统时钟调整电路，其与工作负载判断电路的输出端连接，用于对系统时钟频率进行调整，以减缓主电源的电压波动。由此，该装置，能够提高芯片的执行效率和安全性，降低在低压时芯片发生时序失效的概率，降低芯片产生的EMI辐射。

主权利要求：
1.一种基于芯片工作负载检测的系统时钟自适应扩频装置，其特征在于，所述装置包括：主电源电压检测电路，所述主电源电压检测电路包括电源产生器和电压检测子电路，所述电源产生器的输入端用以连接外接电源，所述电源产生器的输出端与所述电压检测子电路的输入端连接，所述电源产生器用于根据所述外接电源提供的电压产生芯片的主电源，所述电压检测子电路用于对所述主电源进行周期性检测，得到电源电压值；
工作负载判断电路，所述工作负载判断电路的输入端与所述电压检测子电路的输出端连接，所述工作负载判断电路用于将所述电源电压值与预设负载阈值进行比较，并根据比较结果输出主频调整控制信号；
系统时钟调整电路，所述系统时钟调整电路与所述工作负载判断电路的输出端连接，用于根据所述主频调整控制信号对所述芯片的系统时钟频率进行调整，以减缓所述主电源的电压波动；
所述电压检测子电路包括：
模数转换器，所述模数转换器的输入端与所述电源产生器的输出端连接，所述模数转换器的输出端与所述工作负载判断电路的输入端连接；
时间计数器，用于进行时间计数；
相等比较器，所述相等比较器的第一输入端与所述时间计数器的输出端连接，所述相等比较器的第二输入端用以输入检测周期阈值，所述相等比较器的输出端与所述时间计数器的清零端连接；
与门，所述与门的第一输入端与所述相等比较器的输出端连接，所述与门的第二输入端与所述模数转换器的转换完成端连接，所述与门的输出端与所述模数转换器的触发端连接；
所述工作负载判断电路包括：
系统负载判断模块，所述系统负载判断模块具有n个负载阈值端，每个负载阈值端用以对应输入一个预设负载阈值，所述系统负载判断模块的输入端与所述模数转换器的输出端连接，所述系统负载判断模块用于将所述电源电压值与预设负载阈值进行比较，并根据比较结果输出所述主频调整控制信号，其中，n为正整数；
所述比较结果为所述电源电压值与所述预设负载阈值之间的电压差值，所述系统负载判断模块具体用于：确定所述电压差值所处的电压区间；
根据所述电压差值所处的电压区间确定所述芯片的工作负载所处的等级；
根据所述工作负载所处的等级生成包括粗调控制信号和/或微调控制信号的所述主频调整控制信号。
2.如权利要求1所述的基于芯片工作负载检测的系统时钟自适应扩频装置，其特征在于，所述电压检测子电路还包括：同步逻辑子电路，所述同步逻辑子电路的输入端与所述相等比较器的输出端连接，所述同步逻辑子电路的输出端与所述与门的第一输入端、所述时间计数器的清零端分别连接。
3.如权利要求1所述的基于芯片工作负载检测的系统时钟自适应扩频装置，其特征在于，所述系统时钟调整电路包括：高频时钟发生器，用于产生系统时钟；
调整控制子电路，所述调整控制子电路分别与所述高频时钟发生器和所述系统负载判断模块的输出端连接，用于根据所述主频调整控制信号对所述系统时钟进行粗调和/或微调，得到系统主时钟，并将所述系统主时钟提供给所述芯片的主时钟覆盖电路。
4.如权利要求3所述的基于芯片工作负载检测的系统时钟自适应扩频装置，其特征在于，所述调整控制子电路包括：粗调控制单元，所述粗调控制单元分别与所述系统负载判断模块和所述高频时钟发生器连接，用于根据所述粗调控制信号对所述系统时钟进行粗调，得到第一时钟信号；
微调控制单元，所述微调控制单元分别与所述系统负载判断模块和所述粗调控制单元连接，用于根据所述微调控制信号对所述系统时钟进行微调，得到第二时钟信号，并根据所述第一时钟信号和所述第二时钟信号生成所述系统主时钟。
5.如权利要求3所述的基于芯片工作负载检测的系统时钟自适应扩频装置，其特征在于，所述系统时钟调整电路还包括：分频子电路，所述分频子电路与所述高频时钟发生器连接，用于对所述系统时钟进行分频处理，得到预设频率的功能时钟，并将所述功能时钟提供给所述芯片的通信模块。
6.如权利要求5所述的基于芯片工作负载检测的系统时钟自适应扩频装置，其特征在于，所述电源产生器包括低压差线性稳压器LDO或者DC/DC变换器，所述高频时钟发生器包括振荡器OSC和锁相环PLL，所述主时钟覆盖电路包括中央处理器、存储器中的至少一者，所述通信模块包括UART模块、CAN模块中的至少一者。
7.一种芯片，其特征在于，包括如权利要求1‑6中任一项所述的基于芯片工作负载检测的系统时钟自适应扩频装置。 说明书 : 芯片及基于芯片工作负载检测的系统时钟自适应扩频装置技术领域[0001] 本发明涉及芯片技术领域，尤其涉及一种基于芯片工作负载检测的系统时钟自适应扩频装置和一种芯片。背景技术[0002] 芯片内部的工作负载，是指芯片在不同的工作场景下对芯片供电的消耗程度。通常情况下，芯片正常工作所产生的内部负载与系统主频成正比关系，系统的主频越高工作负载就越大。同时，芯片中所有活动模块的性质和数量也会影响工作负载的大小。在一定的驱动能力下，芯片的主电源电压会随工作负载的变化而产生波动，而主电源的波动通常会对高频电路的工作状态产生很大的影响。在一般的芯片应用中，信号的辐射主要是由于信号的能量过于集中在其载波频率位置，导致信号的能量在某一频点位置处产生过大的辐射发射。[0003] 为此，相关技术中提出了低压检测电路和时钟扩频电路，具体如下：[0004] 低压检测电路是芯片中常用的检测电源电压的安全电路。当电源电压出现异常，低于预设的阈值时，低压检测电路会对芯片产生预警或复位，以确保芯片工作的安全性。但是当芯片的电路负载过大时，低压检测电路会不断的产生预警或复位，打断芯片的正常工作，从而降低了芯片的工作效率。[0005] 通过时钟扩频电路对芯片时钟频率进行调整，使其频谱能量被分散在一定频谱范围上，从而降低芯片的EMI(ElectromagneticInterference，电磁干扰)辐射。但是常用的扩频电路和芯片的内部负载没有相关性，不能主动的改善系统的执行效率和安全性。发明内容[0006] 本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种基于芯片工作负载检测的系统时钟自适应扩频装置，能够提高芯片的执行效率和安全性，降低在低压时芯片发生时序失效的概率，降低芯片产生的EMI辐射。[0007] 本发明的第二目的在于提出一种芯片。[0008] 为达到上述目的，本发明第一方面实施例提出了一种基于芯片工作负载检测的系统时钟自适应扩频装置，所述装置包括：主电源电压检测电路，所述主电源电压检测电路包括电源产生器和电压检测子电路，所述电源产生器的输入端用以连接外接电源，所述电源产生器的输出端与所述电压检测子电路的输入端连接，所述电源产生器用于根据所述外接电源提供的电压产生芯片的主电源，所述电压检测子电路用于对所述主电源进行周期性检测，得到电源电压值；工作负载判断电路，所述工作负载判断电路的输入端与所述电压检测子电路的输出端连接，所述工作负载判断电路用于将所述电源电压值与预设负载阈值进行比较，并根据比较结果输出主频调整控制信号；系统时钟调整电路，所述系统时钟调整电路与所述工作负载判断电路的输出端连接，用于根据所述主频调整控制信号对所述芯片的系统时钟频率进行调整，以减缓所述主电源的电压波动。[0009] 进一步地，所述电压检测子电路包括：模数转换器，所述模数转换器的输入端与所述电源产生器的输出端连接，所述模数转换器的输出端与所述工作负载判断电路的输入端连接；时间计数器，用于进行时间计数；相等比较器，所述相等比较器的第一输入端与所述时间计数器的输出端连接，所述相等比较器的第二输入端用以输入检测周期阈值，所述相等比较器的输出端与所述时间计数器的清零端连接；与门，所述与门的第一输入端与所述相等比较器的输出端连接，所述与门的第二输入端与所述模数转换器的转换完成端连接，所述与门的输出端与所述模数转换器的触发端连接。[0010] 进一步地，电压检测子电路还包括：同步逻辑子电路，所述同步逻辑子电路的输入端与所述相等比较器的输出端连接，所述同步逻辑子电路的输出端与所述与门的第一输入端、所述时间计数器的清零端分别连接。[0011] 根据本发明的一个实施例，所述工作负载判断电路包括：系统负载判断模块，所述系统负载判断模块具有n个负载阈值端，每个负载阈值端用以对应输入一个预设负载阈值，所述系统负载判断模块的输入端与所述模数转换器的输出端连接，所述系统负载判断模块用于将所述电源电压值与预设负载阈值进行比较，并根据比较结果输出所述主频调整控制信号，其中，n为正整数。[0012] 进一步地，所述比较结果为所述电源电压值与所述预设负载阈值之间的电压差值，所述系统负载判断模块具体用于：确定所述电压差值所处的电压区间；根据所述电压差值所处的电压区间确定所述芯片的工作负载所处的等级；根据所述工作负载所处的等级生成包括粗调控制信号和/或微调控制信号的所述主频调整控制信号。[0013] 根据本发明的一个实施例，所述系统时钟调整电路包括：高频时钟发生器，用于产生系统时钟；调整控制子电路，所述调整控制子电路分别与所述高频时钟发生器和所述系统负载判断模块的输出端连接，用于根据所述主频调整控制信号对所述系统时钟进行粗调和/或微调，得到系统主时钟，并将所述系统主时钟提供给所述芯片的主时钟覆盖电路。[0014] 进一步地，所述调整控制子电路包括：粗调控制单元，所述粗调控制单元分别与所述系统负载判断模块和所述高频时钟发生器连接，用于根据所述粗调控制信号对所述系统时钟进行粗调，得到第一时钟信号；微调控制单元，所述微调控制单元分别与所述系统负载判断模块和所述粗调控制单元连接，用于根据所述微调控制信号对所述系统时钟进行微调，得到第二时钟信号，并根据所述第一时钟信号和所述第二时钟信号生成所述系统主时钟。[0015] 根据把发明的一个实施例，所述系统时钟调整电路还包括：分频子电路，所述分频子电路与所述高频时钟发生器连接，用于对所述系统时钟进行分频处理，得到预设频率的功能时钟，并将所述功能时钟提供给所述芯片的通信模块。[0016] 根据把发明的一个实施例，所述电源产生器包括低压差线性稳压器LDO或者DC/DC变换器，所述高频时钟发生器包括振荡器OSC和锁相环PLL，所述主时钟覆盖电路包括中央处理器、存储器中的至少一者，所述通信模块包括UART模块、CAN模块中的至少一者。[0017] 根据本发明实施例的基于芯片工作负载检测的系统时钟自适应扩频装置，能够提高芯片的执行效率和安全性，降低在低压时芯片发生时序失效的概率，降低芯片产生的EMI辐射。[0018] 为达到上述目的，本发明第二方面实施例提出了一种芯片，包括所述的基于芯片工作负载检测的系统时钟自适应扩频装置。[0019] 本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。附图说明[0020] 图1是本发明一个实施例的基于芯片工作负载检测的系统时钟自适应扩频装置的结构示意图；[0021] 图2是本发明一个实施例的基于芯片工作负载检测的系统时钟自适应扩频装置的拓扑图；[0022] 图3是本发明一个实施例的根据粗调控制信号对系统时钟进行整数分频的波形图；[0023] 图4是本发明一个实施例的根据微调控制信号对系统时钟进行小数分频的示意图；[0024] 图5是本发明一个实施例的芯片的结构示意图。具体实施方式[0025] 下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。[0026] 下面参考附图1‑5描述本发明实施例的芯片及基于芯片工作负载检测的系统时钟自适应扩频装置。[0027] 图1是本发明一个实施例的基于芯片工作负载检测的系统时钟自适应扩频装置的结构示意图。如图1所示，基于芯片工作负载检测的系统时钟自适应扩频装置100，包括：主电源电压检测电路10、工作负载判断电路20和系统时钟调整电路30。[0028] 参见图1‑2，主电源电压检测电路10包括电源产生器11和电压检测子电路12，电源产生器11的输入端用以连接外接电源，电源产生器11的输出端与电压检测子电路12的输入端连接，电源产生器11用于根据外接电源提供的电压产生芯片的主电源，电压检测子电路12用于对主电源进行周期性检测，得到电源电压值；工作负载判断电路20的输入端与电压检测子电路12的输出端连接，工作负载判断电路20用于将电源电压值与预设负载阈值进行比较，并根据比较结果输出主频调整控制信号；系统时钟调整电路30与工作负载判断电路20的输出端连接，用于根据主频调整控制信号对芯片的系统时钟频率进行调整，以减缓主电源的电压波动。[0029] 具体地，电源产生器11包括LDO(LowDropoutRegulator，低压差线性稳压器)或者DC/DC(DirectCurrent‑DirectCurrentconverter，DC/DC变换器)。芯片的主电源一般是由外接电源通过低压差线性稳压器LDO或者DC/DC变换器产生，用来供应芯片的绝大多数逻辑电路和存储器。通过电压检测子电路12对主电源进行周期性检测，将检测得到的电源电压值和预设的负载阈值做实时对比，评估得到系统工作负载的运行状态，再根据系统工作负载的运行状态产生相应的主频调整控制信号，实现对系统时钟频率的实时调整，进而减弱或增大系统负载，通过负反馈的方式减缓电源电压的波动。[0030] 由此，通过本实施例的基于芯片工作负载检测的系统时钟自适应扩频装置100，能够提高芯片的执行效率和安全性，降低在低压时芯片发生时序失效的概率，降低芯片产生的EMI辐射。[0031] 作为一个示例，参见图2，电压检测子电路12可包括：模数转换器121、时间计数器122、相等比较器123和与门124。其中，模数转换器121的输入端channel与电源产生器11的输出端连接，模数转换器121的输出端Q与工作负载判断电路20的输入端连接；时间计数器122，用于进行时间计数；相等比较器123的第一输入端与时间计数器的输出端Q连接，相等比较器123的第二输入端用以输入检测周期阈值，相等比较器123的输出端与时间计数器122的清零端clr连接；与门124的第一输入端与相等比较器123的输出端连接，与门124的第二输入端与模数转换器121的转换完成端done连接，与门124的输出端与模数转换器121的触发端trig连接。并且，参见图2，电压检测子电路12还可包括：同步逻辑子电路125，同步逻辑子电路125的输入端与相等比较器123的输出端连接，同步逻辑子电路125的输出端与与门124的第一输入端、时间计数器122的清零端clr分别连接。[0032] 具体地，时间计数器122支持清零(clr)操作，通过和输入的检测周期阈值对比，来触发模数转换器121进行周期性的采样和转换，得到电源电压值。并且，模数转换器121支持自动触发(trig)的功能，在转换完成后产生有效的空闲或结束信号(done)。[0033] 需要说明的是，考虑到主电源在芯片上的压降，应选取压降较大的电源检测点连接到模数转换器121的输入通道上。[0034] 作为一个示例，参见图2，工作负载判断电路20可包括：系统负载判断模块21。系统负载判断模块21具有n个负载阈值端，每个负载阈值端用以对应输入一个预设负载阈值，系统负载判断模块21的输入端与模数转换器121的输出端连接，系统负载判断模块21用于将电源电压值与预设负载阈值进行比较，并根据比较结果输出所述主频调整控制信号，其中，n为正整数，比较结果为电源电压值与预设负载阈值之间的电压差值。[0035] 具体地，系统负载判断模块21对主电源电压的检测结果即电源电压值和预设负载阈值进行比较，得到电源电压值与预设负载阈值之间的电压差值。进一步地，确定电压差值所处的电压区间，根据电压差值所处的电压区间确定芯片的工作负载所处的等级(如：超重、重、中等、轻、超轻或其它已定义的等级)，再根据工作负载所处的等级生成包括粗调控制信号和/或微调控制信号的主频调整控制信号。需要说明的是，粗调控制信号的位宽与微调控制信号的位宽可相同也可不同，可根据具体的应用需求，对粗调控制信号的位宽与微调控制信号的位宽进行设计。[0036] 由此，根据工作负载自动调整系统频率，通过负反馈的方式减缓电源波动，平衡芯片的工作主频和承载能力，减少不必要的低压预警或复位产生，提高芯片的执行效率和安全性，并且，通过自动调整的方式还可使芯片的工作频率保持在电源电压允许的工作范围内，可降低芯片发生时序失效的概率。[0037] 作为一个示例，参见图2，系统时钟调整电路30可包括：高频时钟发生器31和调整控制子电路32。其中，高频时钟发生器31，包括OSC(Oscillator，振荡器)和PLL(PhaseLockedLoop，锁相环)，用于产生系统时钟；调整控制子电路32分别与高频时钟发生器31和系统负载判断模块21的输出端连接，用于根据主频调整控制信号对系统时钟进行粗调和/或微调，得到系统主时钟，并将系统主时钟提供给芯片的主时钟覆盖电路。[0038] 在该实施例中，参见图2，调整控制子电路32可包括：粗调控制单元321和微调控制单元322。其中，粗调控制单元321分别与系统负载判断模块21和高频时钟发生器31连接，用于根据粗调控制信号对系统时钟进行粗调，得到第一时钟信号；微调控制单元322分别与系统负载判断模块21和粗调控制单元连接，用于根据微调控制信号对系统时钟进行微调，得到第二时钟信号，并根据第一时钟信号和第二时钟信号生成系统主时钟。系统时钟调整电路30还可包括：分频子电路33，分频子电路33与高频时钟发生器31连接，用于对系统时钟进行分频处理，得到预设频率的功能时钟，并将功能时钟提供给芯片的通信模块。[0039] 具体地，系统负载判断模块21输出粗调控制信号和微调控制信号。高频时钟发生器产生的系统时钟输出分为两路。一路通过粗调控制单元321和微调控制单元322调整系统时钟产生系统主时钟，具体为：参见图3，粗调控制单元321根据粗调控制信号对输入的系统时钟进行如2、3、4等精度的粗调，得到第一时钟信号。参见图4，微调控制单元322根据微调控制信号对输入的系统时钟进行如1/16、2/16、3/16等精度的微调，得到第二时钟信号，再根据第一时钟信号和第二时钟信号生成系统主时钟，最后将系统主时钟提供给芯片的主时钟覆盖电路，其中，主时钟覆盖电路可包括中央处理器、存储器中的至少一者；另一路通过分频子电路33产生预设频率的功能时钟，再将功能始终提供给芯片的通信模块，其中，通信模块可包括要求固定通信波特率的UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)模块、CAN(ControllerAreaNetwork，控制器局域网络)模块中的至少一者。由此，通过对系统时钟频率的不断调整，在一定程度上实现了芯片主频的扩频功能，有效降低了芯片的EMI辐射。[0040] 需要说明的是，对系统时钟的粗调控制电路推荐但不限于使用通用的分频电路实现，对系统时钟的微调控制电路推荐但不限于使用1/16精度的小数分频电路实现。[0041] 综上所述，该基于芯片工作负载检测的系统时钟自适应扩频装置，通过主电源电压检测电路、工作负载判断电路和系统时钟调整电路，平衡芯片的工作主频和承载能力，减少不必要的低压预警或复位产生，提高芯片的执行效率，同时降低电路在低压时发生时序失效的概率。同时，可通过对系统时钟频率的不断调整，在一定程度上实现了芯片主频的扩频功能，有效降低了系统的EMI辐射。[0042] 图5是本发明一个实施例的芯片的结构示意图。如图5所示，芯片200包括上述的基于芯片工作负载检测的系统时钟自适应扩频装置100。[0043] 由此，该芯片，通过基于芯片工作负载检测的系统时钟自适应扩频装置100，能够提高芯片的执行效率和安全性，降低在低压时芯片发生时序失效的概率，降低芯片产生的EMI辐射。[0044] 应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。[0045] 在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。[0046] 在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。[0047] 此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。[0048] 在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。[0049] 在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。[0050] 尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

专利地区：安徽

专利申请日期：2021-12-17

专利公开日期：2024-06-18

专利公告号：CN114237345B