从多个写入操作模式选择写入操作模式实用新型专利

专利名称：从多个写入操作模式选择写入操作模式

专利类型：实用新型专利

专利申请号：CN202080054423.5

专利申请（专利权）人：美光科技公司
权利人地址：美国爱达荷州

专利发明（设计）人：沈震雷,朱方芳,谢廷俊,J·朱

专利摘要：接收对在存储器组件处写入数据的请求。响应于接收到对在所述存储器组件处写入所述数据的所述请求，确定随机值。基于所述随机值而选择来自多个写入操作模式的第一写入操作模式。根据所述第一写入操作模式执行用以在所述存储器组件处写入所述数据的写入操作。

主权利要求：
1.一种存储器系统，其包括：
存储器组件；以及
处理装置，其与所述存储器组件操作性地耦合以执行操作，所述操作包括：接收对在所述存储器组件处写入数据的请求；
响应于接收到对在所述存储器组件处写入所述数据的所述请求，确定第一随机值；
确定所述第一随机值是否满足第一阈值标准；
响应于确定所述第一随机值不满足所述第一阈值标准，确定第二随机值，以及
确定所述第二随机值是否满足第二阈值标准，以及响应于确定所述第一随机值不满足所述第一阈值标准且所述第二随机值满足所述第二阈值标准，从多个写入操作模式中选择第一写入操作模式；以及根据所述第一写入操作模式执行写入操作以在所述存储器组件处写入所述数据。
2.根据权利要求1所述的存储器系统，其中确定所述第一随机值包括：致使产生在第一值范围内的所述第一随机值，其中所述第一值范围对应于将执行所述多个写入操作模式中的至少一者的频率。
3.根据权利要求2所述的存储器系统，其中所述处理装置执行所述操作进一步包括：确定所述存储器组件的状态是否满足存储器状态条件；以及响应于确定所述存储器组件的所述状态满足所述存储器状态条件，从多个值范围选择所述第一值范围。
4.根据权利要求1所述的存储器系统，其中确定所述第一随机值是否满足所述第一阈值标准包括：确定产生为在第一值范围内的所述第一随机值是否满足与第一值范围相关联的所述第一阈值标准。
5.根据权利要求4所述的存储器系统，所述处理装置执行所述操作进一步包括：响应于确定所述第一随机值满足与所述第一值范围相关联的所述第一阈值标准，从所述多个写入操作模式中选择第二写入操作模式，以及根据所述第二写入操作模式执行写入操作以在所述存储器组件处写入所述数据。
6.根据权利要求5所述的存储器系统，其中确定所述第二随机值包括：确定产生为在第二值范围内的所述第二随机值；
其中确定所述第二随机值是否满足所述第二阈值标准包括确定产生为在所述第二值范围内的所述第二随机值是否满足与第二值范围相关联的所述第二阈值标准；
响应于确定所述第二随机值不满足与所述第二值范围相关联的所述第二阈值标准，从所述多个写入操作模式中选择第三写入操作模式；以及根据所述第三写入操作模式执行写入操作以在所述存储器组件处写入所述数据。
7.根据权利要求6所述的存储器系统，其中所述第一值范围对应于将执行所述第二写入操作模式的第一频率，其中所述第二值范围对应于将执行所述第一写入操作模式的第二频率。
8.根据权利要求4所述的存储器系统，其中确定产生为在所述第一值范围内的所述第一随机值是否满足与所述第一值范围相关联的所述第一阈值标准包括：将产生为在所述第一值范围内的所述第一随机值与所述第一值范围内的比较值进行比较；
响应于鉴于所述比较而确定所述第一随机值等于所述比较值，确定所述第一随机值满足所述第一阈值标准；以及响应于鉴于所述比较而确定所述第一随机值不等于所述比较值，确定所述第一随机值不满足所述第一阈值标准。
9.根据权利要求1所述的存储器系统，其中所述多个写入操作模式包括所述第一写入操作模式、第二写入操作模式和第三写入操作模式，其中所述第一写入操作模式的写入操作写入所述存储器组件的整个数据单元，并且其中所述第三写入操作模式的写入操作写入到所述存储器组件的数据单元的部分。
10.一种存储器系统，其包括：
存储器组件；以及
处理装置，其与所述存储器组件操作性地耦合以执行操作，所述操作包括：接收对在所述存储器组件处写入数据的请求；
响应于接收到对在所述存储器组件处写入所述数据的所述请求，确定计数器的计数器值；
基于所述计数器值与产生为在一值范围内的随机值的比较而从多个写入操作模式中选择第一写入操作模式，其中基于所述计数器值与产生为所述一值范围内的所述随机值的所述比较，相较于所述多个写入操作模式的第二写入操作模式，所述第一写入操作模式被更不频繁地选择；以及根据所述第一写入操作模式执行写入操作以在所述存储器组件处写入所述数据。
11.根据权利要求10所述的存储器系统，其中从所述多个写入操作模式中选择所述第一写入操作模式包括：将所述计数器值与所述随机值进行比较；以及基于所述比较而确定所述计数器值等于所述随机值，其中从所述多个写入操作模式中选择所述第一写入操作模式是响应于确定所述计数器值等于所述随机值。
12.根据权利要求11所述的存储器系统，其中所述处理装置执行操作进一步包括：响应于根据所述第一写入操作模式执行所述写入操作以在所述存储器组件处写入所述数据，产生在所述值范围内的所述随机值。
13.根据权利要求11所述的存储器系统，其中所述处理装置执行操作进一步包括：基于所述比较而确定所述计数器值不等于所述随机值；
响应于确定所述计数器值不等于所述随机值，从所述多个写入操作模式中选择所述第二写入操作模式；以及根据所述第二写入操作模式执行写入操作以在所述存储器组件处写入所述数据。
14.根据权利要求13所述的存储器系统，其中所述处理装置执行操作进一步包括：响应于根据所述第二写入操作模式执行所述写入操作以在所述存储器组件处写入所述数据，将所述计数器递增到新计数器值，其中所述新计数器值用于从所述多个写入操作模式中选择下一写入操作模式以用于对将数据写入到所述存储器组件的后续请求。
15.一种用于存储器操作的方法，所述方法包括：接收对在存储器组件处写入数据的请求；
响应于接收到对在所述存储器组件处写入所述数据的所述请求，确定第一随机值；
确定所述第一随机值是否满足第一阈值标准；
响应于确定所述第一随机值不满足所述第一阈值标准，确定第二随机值，以及
确定所述第二随机值是否满足第二阈值标准；以及响应于确定所述第一随机值不满足所述第一阈值标准且所述第二随机值满足所述第二阈值标准，从多个写入操作模式中选择第一写入操作模式；以及通过处理装置根据所述第一写入操作模式执行写入操作以在所述存储器组件处写入所述数据。
16.根据权利要求15所述的方法，其中为确定所述第一随机值包括：致使产生在第一值范围内的所述第一随机值，其中所述第一值范围对应于将执行所述多个写入操作模式中的至少一者的频率。
17.根据权利要求15所述的方法，其进一步包括：确定产生为在第一值范围内的所述第一随机值是否满足与所述第一值范围相关联的所述第一阈值标准。
18.根据权利要求17所述的方法，其进一步包括：响应于确定所述第一随机值满足与所述第一值范围相关联的所述第一阈值标准，从所述多个写入操作模式中选择第二写入操作模式，以及根据所述第二写入操作模式执行写入操作以在所述存储器组件处写入所述数据。 说明书 : 从多个写入操作模式选择写入操作模式技术领域[0001] 本公开的实施例大体上涉及存储器子系统，且更确切地，涉及从多个写入操作模式选择写入操作模式。背景技术[0002] 存储器子系统可为存储系统，例如固态驱动器(SSD)或硬盘驱动器(HDD)。存储器子系统可为存储器模块，例如双列直插式存储器模块(DIMM)、小型DIMM(SO‑DIMM)或非易失性双列直插式存储器模块(NVDIMM)。存储器子系统可包含存储数据的一或多个存储器组件。存储器组件可例如为非易失性存储器组件和易失性存储器组件。通常，主机系统可利用存储器子系统以在存储器组件处存储数据且从存储器组件检索数据。附图说明[0003] 根据下文给出的详细描述且根据本公开的各种实施例的附图将更充分地理解本公开。[0004] 图1说明根据本公开的一些实施例的包含存储器子系统的实例计算环境。[0005] 图2为根据本公开的一些实施例的使用随机值来从多个写入操作模式选择写入操作模式的实例方法的流程图。[0006] 图3为根据本公开的一些实施例的使用计数器来从多个写入操作模式选择写入操作模式的实例方法的流程图。[0007] 图4为根据本公开的一些实施例的从多个写入操作模式选择写入操作模式的实例方法的流程图。[0008] 图5为根据本公开的一些实施例的从多个写入操作模式选择写入操作模式的实例方法的流程图。[0009] 图6为根据本公开的一些实施例的从多个写入操作模式选择写入操作模式的实例方法的流程图。[0010] 图7说明计算机系统的实例机器，在所述实例机器中可执行用于使所述机器执行本文中所论述的操作中的任何一或多个的指令集。具体实施方式[0011] 本公开的方面涉及从多个写入操作模式选择写入操作模式。存储器子系统在下文中也被称为“存储器装置”。存储器子系统的实例为经由外围互连件(例如，输入/输出总线、存储区域网络)耦合到中央处理单元(CPU)的存储装置。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器和硬盘驱动器(HDD)。存储器子系统的另一实例为经由存储器总线耦合到CPU的存储器模块。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO‑DIMM)、非易失性双列直插式存储器模块(NVDIMM)等。在一些实施例中，存储器子系统可为混合式存储器/存储子系统。通常，主机系统可利用包含一或多个存储器组件的存储器子系统。主机系统可提供将存储在存储器子系统处的数据且可请求将从存储器子系统检索的数据。[0012] 写入操作可在存储器组件处写入数据。一些存储器组件可具有多个写入操作模式，其中每一写入操作模式与以不同方式在存储器组件处写入数据的写入操作相关联。写入操作模式中的每一个可具有不同特征和不同平衡点。在某些条件下，选择一个写入操作模式而非另一写入操作模式可为有利的。作为实例，可用交叉点阵列存储器执行不同类型的写入操作模式。此类写入操作模式可包含正常写入操作模式、强制写入操作模式和双态触发强制写入操作模式。[0013] 举例来说，正常写入操作模式可包含用以在存储器组件处写入数据的正常写入操作。正常写入操作具有高吞吐量，消耗相对低的电力，并且对存储器组件造成相对低的耗损。在一些例子中，相比于与其它写入操作模式相关联的其它写入操作以高频率执行正常写入操作可为有利的。[0014] 在另一实例中，强制写入操作模式可包含用以在存储器组件处写入数据的强制写入操作。相较于正常写入操作，强制写入操作具有更慢吞吐量、更高电力消耗，并且对存储器组件造成更高的耗损。强制写入操作可用于清除某些存储器干扰效应。在一些例子中，执行强制写入操作可为有利的，但频率低于正常写入操作的频率。[0015] 在再一实例中，双态触发强制写入模式可包含用以在存储器组件处写入数据的双态触发强制写入操作。相较于强制写入操作，双态触发强制写入操作具有更慢吞吐量、更高电力消耗，并且对存储器组件造成更高的耗损。双态触发强制写入操作可用于复位存储器状态(例如，从“0”到“1”且反之亦然)。在一些例子中，执行双态触发强制写入操作可为有利的，但频率低于正常写入操作和强制写入操作。[0016] 在存储器组件的寿命周期期间，以相应频率执行不同写入操作可为有利的。举例而言，可针对大部分写入操作执行正常写入操作。在X个写入操作之后，干扰效应可不利地影响存储器组件的错误率。在X个写入操作之后执行一次强制写入操作可为有利的。在Y个写入操作之后，一些存储器胞元的未改变的存储器状态可不利地影响存储器组件的错误率。在Y个写入操作之后执行双态触发强制写入操作可为有利的。[0017] 在一些常规存储器子系统中，离散计数器可用于每一数据单元(也被称为“写入单元”)。数据单元可指写入到的存储器组件的数据的最小单元。计数器跟踪在特定数据单元处执行的写入操作的数目。如果计数器达到阈值数目，则可执行第一写入操作(例如，强制写入)且复位计数器。如果计数器不在阈值数目，则可执行第二写入操作(例如，正常写入操作)。[0018] 针对每一数据单元实施计数器造成相当大资源开销且造成时延。举例来说，针对写入的每一数据单元使计数器可用且针对每一计数器记录计数器值，这造成存储开销。在每一写入操作处，读取计数器值，这造成时延。[0019] 在一些常规存储器子系统中，单独计数器可用于每一数据块。数据块可包含多个数据单元(例如，数据单元的群组)。计数器跟踪在数据块处执行的写入操作的数目。如果计数器达到阈值数目，则可执行写入操作(例如，强制写入)且复位计数器。如果计数器不在阈值数目，则可执行第二写入操作(例如，正常写入操作)。在数据块层级处使用计数器可致使特定数据单元经受随时间推移的强制写入的不成比例的量(例如，“热点”)，这可导致特定数据单元处的不均匀耗损。举例来说，如果强制写入的频率设置为每100次写入操作，则每当执行强制写入时都可对相同数据单元执行强制写入，这造成特定数据单元处的过度耗损。[0020] 本公开的各方面通过接收对在存储器组件处写入数据的请求来解决以上挑战。响应于接收到对在存储器组件处写入数据的请求，可确定随机值。可基于随机值而从多个写入操作模式选择特定写入操作模式。可根据所选择写入操作模式执行用以在存储器组件处写入数据的写入操作。[0021] 在一些实施例中，随机值经产生为在值范围内。随机值与比较值进行比较。响应于确定随机值等于比较值，可执行较不频繁的存储器操作。响应于确定随机值不等于比较值，可执行更频繁的存储器操作。在一些实施例中，可实现执行特定写入操作的频率，而无需在确定选择随机值的值范围中实施计数器以及使用周期T。值范围可为[0,T)。[0022] 在一些实施例中，针对值范围选择特定周期T允许以特定频率或接近特定频率选择和执行特定写入模式操作。举例来说，如果T为100，则随机值产生器具有选择值范围[0,100)内的任何特定值的1/100概率。虽然不能保证由随机值产生器产生的每100个值将为特定值，但随机值产生器将产生任何特定数字，其中平均每100个所产生的数字中大约有1个为特定值。将选择特定数字的频率可大约为频率1/T(例如，1/100)。类似地，随机数字将等于比较值的频率大约为频率1/T。可以大约频率1/T执行特定写入操作模式。[0023] 在一些实施例中，可通过结合随机值在数据块层级处使用计数器来减少“热点”的产生。在一些实施例中，接收对在存储器组件处写入数据的请求。响应于接收到写入请求，确定计数器值。基于计数器值与在值范围内的比较值的比较而从多个写入操作模式选择写入操作模式。可根据所选择写入操作模式执行用以将数据写入到存储器组件的写入操作。[0024] 在一些实施例中，计数器值与产生为在值范围内的随机值(例如，比较值)进行比较。类似于以上实施例，值范围由特定周期T定义，使得值范围为[0,T)。计数器值与随机值进行比较。响应于确定计数器值不等于随机值，选择更频繁的写入操作模式且递增计数器。响应于确定计数器值等于随机值，选择较不频繁的写入操作模式且执行相关联写入操作。计数器可复位，并且在值范围内的新随机值经选择为新比较值。[0025] 能够在不在数据单元层级处使用计数器的情况下从多个写入操作模式选择写入操作模式可减少一些数据单元处的耗损(“热点”)，减少存储资源开销，并且通过在从多个写入操作模式选择特定写入操作模式中使用随机值来减少存储器子系统的时延。举例来说，计数器可从写入操作模式的选择移除，或可在数据块层级而非数据单元层级处使用，这减少针对每一写入操作执行的计数器值的读取数目，减少用于存储计数器值的数据存储量，并且减少特定数据单元处的不均匀耗损。[0026] 图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如存储器组件112A到112N。存储器组件112A到112N可为易失性存储器组件、非易失性存储器组件或此类组件的组合。在一些实施例中，存储器子系统为存储系统。存储系统的实例为SSD。在一些实施例中，存储器子系统110为混合式存储器/存储子系统。通常，计算环境100可包含使用存储器子系统110的主机系统120。举例来说，主机系统120可将数据写入到存储器子系统110且从存储器子系统110读取数据。[0027] 主机系统120可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置或包含存储器和处理装置的此类计算装置。主机系统120可包含或耦合到存储器子系统110，使得主机系统120可从存储器子系统110读取数据或将数据写入到存储器子系统110。主机系统120可经由物理主机接口耦合到存储器子系统110。如本文中所使用，“耦合到”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，无介入组件)，不论有线或无线的，包含例如电连接、光学连接、磁性连接等连接。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)等。物理主机接口可用于在主机系统120与存储器子系统110之间发射数据。在存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM高速(NVMe)接口来存取存储器组件112A到112N。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。[0028] 存储器组件112A到112N可包含不同类型的非易失性存储器组件和/或易失性存储器组件的任何组合。非易失性存储器组件的实例包含与非(NAND)类型快闪存储器。存储器组件112A到112N中的每一个可包含一或多个存储器胞元阵列，所述存储器胞元例如单层级胞元(SLC)或多层级胞元(MLC)(例如，三层级胞元(TLC)或四层级胞元(QLC))。在一些实施例中，特定存储器组件可包含存储器胞元的SLC部分和MLC部分。存储器胞元中的每一个可存储由主机系统120使用的数据的一或多个位(例如，数据块)。虽然描述了例如NAND类型快闪存储器的非易失性存储器组件，但存储器组件112A到112N可基于任何其它类型的存储器，例如易失性存储器。在一些实施例中，存储器组件112A到112N可为但不限于随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁随机存取存储器(MRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)以及非易失性存储器胞元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变而执行位存储。另外，与许多基于快闪的存储器对比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器胞元的情况下对非易失性存储器胞元进行编程。举例来说，可基于交叉点阵列存储器的特定存储器单胞元的电阻值而确定位‘0’或‘1’。此外，存储器组件112A到112N的存储器胞元可分组为存储器胞元、字线、字线群组(例如，群组中的多个字线)或可指用于存储数据的存储器组件的单元的数据块的群组。[0029] 存储器系统控制器115(下文被称为“控制器”)可与存储器组件112A到112N通信以执行操作，例如在存储器组件112A到112N处读取数据、写入数据或擦除数据，以及其它此类操作。控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器，或其组合。控制器115可为微控制器、专用逻辑电路(例如，现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或其它合适的处理器。控制器115可包含被配置成执行存储在本地存储器119中的指令的处理器(例如，处理装置)117。在所说明实例中，控制器115的本地存储器119包含被配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流和例程。在一些实施例中，本地存储器119可包含存储器寄存器，其存储存储器指针、获取的数据等。本地存储器119还可包含用于存储微码的只读存储器(ROM)。虽然图1中的实例存储器子系统110已说明为包含控制器115，但在本公开的另一实施例中，存储器子系统110不可包含控制器115，而是可替代地依赖于外部控制(例如，由外部主机提供，或由处理器或与存储器子系统分开的控制器提供)。[0030] 通常，控制器115可从主机系统120接收命令或操作，并且可将命令或操作转换成指令或适当的命令，以实现对存储器组件112A到112N的所要存取。控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作，以及在与存储器组件112A到112N相关联的逻辑块地址与物理块地址之间的地址翻译。控制器115可进一步包含主机接口电路系统，以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成存取存储器组件112A到112N的命令指令，以及将与存储器组件112A到112N相关联的响应转换成用于主机系统120的信息。[0031] 存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲(例如，DRAM)和地址电路系统(例如，行解码器和列解码器)，其可从控制器115接收地址且对地址进行解码以存取存储器组件112A到112N。[0032] 在实施例中，存储器子系统110包含执行如本文中所描述的操作的写入处置组件113。在一些实施例中，存储器子系统110的任何组件可包含写入处置组件113。举例来说，写入处置组件113可为主机系统120、控制器115、存储器组件112A‑112N或操作系统(OS)(例如，主机系统120的OS)的部分。在另一实例中，控制器115可包含处理器117(处理装置)，所述处理器被配置成执行存储在本地存储器119中的指令以用于执行本文中所描述的操作。写入处置组件113可从多个写入操作模式选择写入操作模式且根据所选择写入操作模式执行写入操作。[0033] 在一些实施例中，存储器子系统110可包含一或多个值产生器121(本文中也被称为“数字产生器”或“随机数字产生器”)。在一些实施例中，值产生器121可产生不可合理地通过比通过随机机率更好的方式预测的一或多个值，例如数字或符号。值产生器121可产生来自具有相等概率的可能值范围的任何一个数字。可注意到，在一些实施例中，值产生器121可为随机值产生器或伪随机值产生器。伪随机值产生器可产生其特性近似随机数字的特性的一或多个数字。可注意到，除非另外描述，否则如本文中所描述的随机值可指随机值或伪随机值。在一些实施例中，值产生器121可在存储器子系统110的控制器115处以硬件(例如，值产生器电路)实施。[0034] 在一些实施例中，存储器子系统110可包含一或多个计数器123。计数器123可存储值且递增值任何次数。举例来说，计数器123可从0递增到N，并且存储每一当前值。在一些实施例中，计数器可与特定数据块相关联。举例来说，计数器123可用于对对数据块处的数据单元执行的写入操作的数目进行计数。在一些实施例中，计数器123可为硬件计数器、以固件实施，或其组合。在一些实施例中，计数器123可在控制器115处或在相应存储器组件112A‑112N处实施。[0035] 在一些实施例中，写入操作模式可选自多个写入操作模式(本文中也被称为“写入操作类型”或“写入模式”)。存储器组件112A‑112N可使用多个写入模式来写入。写入操作模式中的每一个可以不同方式写入到存储器组件112A‑112N且具有不同平衡点。举例而言，非易失性交叉点阵列存储器组件可具有多个写入操作模式，其中写入操作模式中的每一个与以不同方式写入到非易失性交叉点阵列存储器组件且具有不同平衡点的写入操作相关联。[0036] 在一些实施例中，不同写入操作模式可包含正常写入操作模式(也被称为“预扫描操作模式”)、强制写入操作模式以及双态触发强制写入操作模式中的一或多个。可注意到，提供不同写入操作模式和不同写入操作模式的数目以用于说明而非限制。本公开的方面可用于从任何多个写入操作模式进行选择，并且特别是在多个写入操作模式将以不同频率执行的情况下。[0037] 在实施例中，与正常写入操作模式相关联的正常写入操作(例如，本文中也被称为“正常写入”、“预扫描写入”或“预扫描写入操作”)可基于来自易失性存储器(例如，在数据写入到非易失性存储器之前存储数据)的数据的数据单元与先前存储在存储器组件112A‑112N处的数据单元之间的比较而在存储器组件112A‑112N处写入数据。举例来说，在先前数据写入到存储器组件112A‑112N时，存储器组件112A‑112N的此类数据单元可存储先前写入到所述数据单元的值。先前写入到先前数据的数据单元的值可仍存在于存储器组件112A‑112N处(举例来说，因为不对非易失性交叉点阵列存储器组件执行擦除操作)。举例来说，在一些实施例中，此类数据单元可存储相同值(例如，零)。正常写入操作可包含预读取操作。预读取操作可首先识别将写入的存储器组件112A‑112N中的位置(或数据单元)，并且可读取当前存储在存储器组件112A‑112N的这些位置处的数据。将存储的数据(例如，来自易失性存储器组件的数据)的每一数据单元在存储器组件112A‑112N中具有对应数据单元。预扫描写入操作还可包含比较操作，接着是预读取操作。举例来说，如果存储器组件112A‑112N处的特定数据单元当前存储与来自易失性存储器组件的数据的对应数据单元匹配的数据，则处理装置可确定不将对应于来自易失性存储器组件的数据的所述数据单元的数据写入到存储器组件112A‑112N处的数据单元，因为当前存储在存储器组件112A‑112N处的数据与易失性存储器组件的特定数据单元匹配。否则，如果存储器组件112A‑112N处的特定数据单元当前存储不与来自易失性存储器组件的数据的对应数据单元匹配的数据，则写入操作可在存储器组件112A‑112N的特定数据单元处执行。举例来说，电压信号可施加到组件112A‑112N的特定数据单元以改变存储在特定数据单元处的数据的值。因此，在正常写入操作中，对于包含与来自易失性存储器组件的对应数据单元的数据值不同的数据值的数据单元，处理装置将数据写入到存储器组件112A‑112N的数据单元。在正常写入操作中，数据单元的存储器胞元的部分(平均为数据单元的存储器胞元的大致一半)重写，并且数据单元的存储器胞元的其余部分保持其先前值。在实施例中，正常写入操作可为在存储器组件的寿命周期内的多个写入操作模式的最频繁执行的写入操作。相较于其它写入操作模式，正常写入操作模式具有更高吞吐量、存储器胞元的更低耗损以及更低电力消耗中的一或多个。[0038] 在实施例中，与强制写入操作模式相关联的强制写入操作(本文中也被称为“强制写入”)不执行预读取操作或比较操作。替代地，强制写入操作可将电压施加到存储来自易失性存储器组件的数据的存储器组件112A‑112N的每一个数据单元。举例来说，强制写入操作可将电压施加到数据单元以设置值“0”，并且可将另一电压施加到另一数据单元以设置值“1”。因此，强制写入操作可将易失性存储器组件的整个数据写入到存储器组件112A‑112N。在一些实施例中，正常写入操作可以更少时间执行且可花费更少电力。另一方面，强制写入操作可花费更多时间和更多电力。然而，强制写入操作可被视为导致更可靠的数据存储，因为正写入每一数据单元以存储数据，不管所存储数据如何，相应数据单元变得更容易出现错误(例如，由用于随时间推移而存储数据的电压阈值中的漂移而导致的错误)。因此，在存在充足的备用电力或时间来完成保存操作时，处理装置可确定使用强制写入操作来获得数据的更好可靠性。在一些实施例中，强制写入操作模式可用于周期性地清除存储器干扰效应。相较于正常写入操作，强制写入操作模式具有更低吞吐量、存储器胞元的更高耗损以及更高电力消耗中的一或多个。在实施例中，在存储器组件的寿命周期内，相比于正常写入操作，可更不频繁地执行强制写入操作，并且相比于双态触发强制写入操作，可更频繁地执行强制写入操作。举例来说，每100次写入操作可执行一次强制写入操作。[0039] 在实施例中，与双态触发强制写入操作模式相关联的双态触发强制写入操作(本文中也被称为“双态触发写入”或“双态触发写入操作”)不执行预读取操作或比较操作。双态触发强制写入操作可被称为双遍次强制写入。第一遍次写入可为逆写入，其中数据写入到数据单元作为逆数据(例如，如果数据位为“0”，则其写入为“1”，且反之亦然)。第二遍次写入可为非逆写入，其中数据写入到数据单元作为非逆数据(例如，如果数据位为“0”，则其写入为“0”，且反之亦然)。双态触发强制写入操作可使数据单元的每一存储器胞元编程为“0”和“1”。双态触发强制写入可周期性地用于帮助复位存储器胞元的存储器状态。相较于正常写入操作模式和强制写入操作模式，双态触发强制写入操作模式具有更低吞吐量、存储器胞元的更高耗损以及更高电力消耗中的一或多个。在实施例中，在存储器组件的寿命周期内，相比于正常写入操作和强制写入操作，双态触发强制写入操作可更不频繁地执行。举例来说，每1000次写入操作可执行一次双态触发强制写入操作。[0040] 图2‑6为描述本公开的方面的各种实例方法的流程图。方法中的一或多个可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合。在一些实施例中，方法中的一或多个由图1的写入处置组件113执行。在一些实施例中，在存储器子系统110的控制器115处执行的写入处置组件113(例如，固件、硬件或其组合)执行关于方法中的一或多个所描述的操作中的一些或全部。在一些实施例中，对于方法中的一或多个，写入处置组件113由图1的任何一或多个组件执行。关于图2‑6中所说明的方法，虽然以特定次序展示，但除非另外指定，否则可修改操作的次序。因此，所说明实施例应仅作为实例理解，并且所说明操作可以不同次序执行，并且一些操作可并行执行。另外，可在各种实施例中省略一或多个操作。因此，并非每一个实施例中都需要所有操作。可能有其它操作流程。在一些实施例中，可使用相同、不同、额外或更少操作。[0041] 图2为根据本公开的一些实施例的使用随机值来从多个写入操作模式选择写入操作模式的实例方法200的流程图。[0042] 在操作205处，处理逻辑接收对在存储器组件处写入数据的请求。举例来说，主机系统可将写入请求提交到存储器子系统以将数据写入到存储器子系统的一或多个存储器组件。[0043] 在操作210处，处理逻辑确定随机值。在一些实施例中，处理逻辑可响应于接收到对在存储器组件处写入数据的请求而确定随机值。[0044] 在一些实施例中，为确定随机值，处理逻辑可致使产生在第一值范围内的随机值。第一值范围对应于将执行第一写入操作模式的频率。在一些实施例中，处理逻辑可请求值产生器产生或提供一或多个随机值。关于图1和4‑6进一步描述随机值的产生。[0045] 在一些实施例中，处理逻辑可确定将产生的随机值的值范围。在一些实施例中，处理逻辑可确定存储器组件的状态是否满足存储器状态条件。响应于确定存储器组件的状态满足存储器状态条件，处理逻辑可从多个值范围选择第一值范围。关于图4进一步描述选择其中将产生随机值的值范围。[0046] 在操作215处，处理逻辑基于随机值而从多个写入操作模式选择第一写入操作模式。在一些实施例中，第一写入操作模式为强制写入操作模式。[0047] 在一些实施例中，处理逻辑可确定产生为在第一值范围内的随机值是否满足与第一值范围相关联的第一阈值。在一些实施例中，从多个写入操作模式选择第一写入操作模式(例如，强制写入操作模式)是响应于确定随机值满足第一阈值。[0048] 在一些实施例中，为确定产生为在第一值范围内的随机值是否满足与第一值范围相关联的第一阈值，处理逻辑可将产生为在第一值范围内的随机值与在第一值范围内的比较值进行比较。响应于鉴于比较而确定随机值等于比较值，处理逻辑可确定随机值满足第一阈值。响应于鉴于比较而确定随机值不等于比较值，处理逻辑可确定随机值不满足第一阈值。[0049] 在操作220处，处理逻辑根据第一写入操作模式执行写入操作以在存储器组件处写入数据。[0050] 在实施例中，响应于确定随机值不满足与第一值范围相关联的第一阈值，处理逻辑可从多个写入操作模式选择第二写入操作模式。处理逻辑可根据第二写入操作模式执行写入操作以在存储器组件处写入数据。在一些实施例中，第二写入操作模式为正常写入操作模式。[0051] 为确定产生为在第一值范围内的随机值是否满足与第一值范围相关联的第一阈值，处理逻辑可将产生为在第一值范围内的随机值与在第一值范围内的比较值进行比较。响应于鉴于比较而确定随机值不等于比较值，处理逻辑可确定随机值不满足第一阈值。[0052] 在一些实施例中，多个写入操作模式包含第一写入操作模式和第二写入操作模式。与第一写入操作模式相关联的写入操作写入存储器组件的整个数据单元。与第二写入操作模式相关联的写入操作写入到存储器组件的数据单元的部分。关于图4进一步描述选择第一写入操作模式或第二写入操作模式。[0053] 处理逻辑可确定产生为在第二值范围内的第二随机值。随机值(以上)为第一随机值。处理逻辑可确定产生为在第二值范围内的第二随机值是否满足与第二值范围相关联的第二阈值。响应于确定第二随机值满足与第二值范围相关联的第二阈值，处理逻辑可从多个写入操作模式选择第三写入操作模式。处理逻辑可根据第三写入操作模式执行写入操作以在存储器组件处写入数据。在一些实施例中，第三写入操作可为双态触发强制写入操作。[0054] 在一些实施例中，第一值范围对应于将执行第一写入操作模式的第一频率。第二值范围对应于将执行第三写入操作模式的第二频率。在一些实施例中，第一频率小于第二频率。[0055] 在一些实施例中，响应于确定第二随机值不满足与第二值范围相关联的第二阈值，处理逻辑可确定第一随机值是否满足与第一值范围相关联的第一阈值。响应于确定第一随机值不满足与第一值范围相关联的第一阈值，处理逻辑可基于随机值而从多个写入操作模式选择第一写入操作模式。关于图5进一步描述从三个或更多个写入操作模式进行选择。[0056] 图3为根据本公开的一些实施例的使用计数器来从多个写入操作模式选择写入操作模式的实例方法300的流程图。[0057] 在操作305处，处理逻辑接收对在存储器组件处写入数据的请求。举例来说，主机系统可将写入请求提交到存储器子系统以将数据写入到存储器子系统的一或多个存储器组件。[0058] 在操作310处，处理逻辑确定计数器的计数器值。在一些实施例中，处理逻辑响应于接收到对在存储器组件处写入数据的请求而确定计数器的计数器值。[0059] 在操作315处，处理逻辑基于计数器值与在值范围内的比较值的比较而从多个写入操作模式选择第一写入操作模式。在一些实施例中，第一写入操作模式为强制写入操作模式。[0060] 在一些实施例中，为从多个写入操作模式选择第一写入操作模式，处理逻辑可将计数器值与比较值进行比较。处理逻辑可基于比较而确定计数器值等于比较值。在实施例中，从多个写入操作模式选择第一写入操作模式是响应于确定计数器值等于比较值。在一些实施例中，比较值为产生为在值范围内的随机值。在实施例中，从多个写入操作模式选择第二写入操作模式是响应于确定计数器值不等于比较值。[0061] 在操作320处，处理逻辑根据第一写入操作模式执行写入操作以在存储器组件处写入数据。[0062] 在一些实施例中，响应于根据第一写入操作模式执行写入操作以在存储器组件处写入数据，处理逻辑可产生在值范围内的随机值。随机值可用作比较值。[0063] 在一些实施例中，处理逻辑可基于比较而确定计数器值不等于比较值。处理逻辑可从多个操作模式选择第二写入操作模式。处理逻辑可根据第二写入操作模式执行写入操作以在存储器组件处写入数据。[0064] 在一些实施例中，响应于根据第二写入操作模式执行写入操作以在存储器组件处写入数据，处理逻辑可将计数器递增到新计数器值。新计数器值用于从多个写入操作模式选择下一写入操作模式以用于对将数据写入到存储器组件的后续请求。关于图6进一步描述图3的操作。[0065] 图4为根据本公开的一些实施例的从多个写入操作模式选择写入操作模式的实例方法400的流程图。可注意到，方法400可应用于数据单元层级(例如，经执行以用于到每一数据单元的写入)，或扩展以应用于大于数据单元层级(例如，数据块、平面、裸片、驱动器等)。[0066] 在操作405处，处理逻辑接收写入请求。在实施例中，写入请求为对在存储器组件处写入数据的请求。举例来说，主机系统可将写入请求提交到存储器子系统以将数据写入到存储器子系统的一或多个存储器组件。[0067] 在操作410处，处理逻辑产生在值范围[0,T)(本文中也被称为“值集”)内的随机值N。在一些实施例中，处理逻辑可致使产生在第一值范围内的随机值。第一值范围对应于将执行第一写入操作模式的频率。[0068] “T”还可被称为周期。在一些实施例中，针对值范围选择特定周期T允许以特定频率或接近特定频率选择和执行特定写入模式操作。举例来说，如果T为100，则随机值产生器具有选择值范围[0,100)内的任何特定值的1/100概率。虽然不能保证由随机值产生器产生的每100个值将为特定值，但随机值产生器将产生任何特定数字，其中平均每100个所产生的数字中大约有1个为特定值。将选择特定数字的频率可大约为频率1/T(例如，1/100)。在一些实施例中，可选择周期T以使得在可预测频率处或周围执行特定写入操作模式。[0069] 在一些实施例中，周期T可在存储器组件的寿命内改变。举例来说，可以可靠地操作新存储器子系统以使得每1000次写入操作执行一次强制写入操作。随时间推移，存储器子系统的存储器组件可更容易受干扰效应影响。在X个写入操作之后，更频繁地执行强制写入操作(例如每500次写入操作执行一次)可为有利的。在X个写入操作之后，周期T可调整到500，使得强制写入操作的频率为每500次写入操作执行大约一次。[0070] 在一些实施例中，在确定是否改变周期T时，处理逻辑可确定存储器组件的状态是否满足存储器状态条件。存储器状态条件可为已对存储器组件执行的写入操作的阈值数目。响应于确定存储器组件的状态满足存储器状态条件，处理逻辑可通过从T值的群组识别特定周期T来从多个值范围选择值范围。举例来说，在已对存储器组件执行的写入操作的数目等于或超过写入操作的阈值数目时，可满足存储器状态条件。[0071] 举例来说，可针对特定存储器子系统、特定存储器组件或针对存储器组件的特定数据块实施计数器。计数器可对存储器子系统、存储器组件或存储器组件的数据块的写入操作、擦除操作(例如，针对NAND)或两者的数目进行计数。一旦计数器达到阈值，存储器子系统、存储器组件或数据块的当前状态就满足存储器状态条件，并且可从周期值的群组选择新周期值T。新周期值可对应于存储器组件的特定状态(例如，将更频繁地执行强制写入且新T小于旧T)。可重复以上过程，例如，在计数器达到下一阈值时。[0072] 可注意到，确定是否改变周期T，如本文中所描述，还可应用于其它方法，例如关于图5和图6所描述的方法500和600。[0073] 在操作415处，处理逻辑确定产生为在第一值范围内的随机值是否满足与第一值范围相关联的第一阈值。在一些实施例中，处理逻辑可将产生为在第一值范围内的随机值与在第一值范围内的比较值进行比较。举例来说，处理逻辑可将随机数字N与在值范围[0,T)内的比较值“0”进行比较。举例而言，如果周期T为100，则值范围为[0,100)。比较值可设置为在值范围[0,100)内的任何值。[0074] 在实施例中，响应于确定随机值N等于比较值“0”，处理逻辑可确定随机值满足第一阈值。处理逻辑可进行到操作420。在实施例中，响应于确定随机值不等于比较值，处理逻辑可确定随机值不满足第一阈值。处理逻辑可进行到操作425。[0075] 在操作420处，响应于确定随机值确实满足第一阈值，处理逻辑选择第一写入操作模式(例如，写入操作模式A)且根据第一写入操作模式执行写入操作以在存储器组件处写入数据。举例来说，处理逻辑可选择强制写入操作模式且执行强制写入操作以将数据写入到存储器组件。[0076] 在以上实例中，周期T为100。随机数字N等于比较值的概率为1/100。强制写入操作将平均大致每100次正常写入发生一次。强制写入的频率大致为1/100写入操作。[0077] 在操作425处，响应于确定随机值不满足与第一值范围相关联的第一阈值，处理逻辑从多个写入操作模式选择第二写入操作模式，并且根据第二写入操作模式执行写入操作以在存储器组件处写入数据。在一些实施例中，第二写入操作模式为执行将数据写入到存储器组件的正常写入操作的正常写入操作模式。在以上实例中，正常写入操作的频率大约为99/100写入操作。[0078] 图5为根据本公开的一些实施例的从多个写入操作模式选择写入操作模式的实例方法500的流程图。在实施例中，写入操作模式的数目可大于两个写入操作模式。如所说明，方法500展示三个写入操作模式的选择。可注意到，本文中所描述的方面，如特别是关于方法500的方面，可经实施以包含任何数目个可能写入操作模式。可注意到，方法500可应用于数据单元层级(例如，经执行以用于到每一数据单元的写入)，或扩展以应用于大于数据单元层级(例如，数据块、平面、裸片等)。[0079] 在操作505处，处理逻辑接收写入请求。在实施例中，写入请求为对在存储器组件处写入数据的请求。举例来说，主机系统可将写入请求提交到存储器子系统以将数据写入到存储器子系统的一或多个存储器组件。[0080] 在操作510处，处理逻辑致使产生在第一值范围[0,T1)内的第一随机值N1。处理逻辑可致使产生在第二值范围[0,T2)内的第二随机值N2。在一些实施例中，第一值范围和第二值范围为不同值范围。在一些实施例中，第一值范围对应于将执行第一写入操作模式的第一频率。第二值范围对应于将执行第三写入操作模式的第二频率。第一频率小于第二频率。[0081] 举例来说，值范围[0,T2)大于值范围[0,T1)。周期T1可等于100，使得以1/100写入操作的近似频率执行强制写入操作。周期T2可等于1000，使得以1/1000写入操作的近似频率执行双态触发强制写入操作。[0082] 在操作515处，处理逻辑确定产生为在第二值范围内的第二随机值是否满足与第二值范围相关联的第二阈值。在一些实施例中，处理逻辑可将产生为在第二值范围内的第二随机值与在第二值范围内的比较值进行比较。举例来说，处理逻辑可将随机数字N2与在第二值范围[0,T2)内的比较值“0”进行比较。举例而言，如果周期T2为1000，则值范围为[0,1000)。比较值可设置为在值范围[0,1000)内的任何值。[0083] 在实施例中，响应于确定第二随机值N2等于比较值“0”，处理逻辑可确定随机值满足与第二值范围相关联的第二阈值。处理逻辑可进行到操作520。在实施例中，响应于确定第二随机值不等于比较值，处理逻辑可确定第二随机值不满足第二阈值。处理逻辑可进行到操作525。[0084] 在操作520处，响应于确定第二随机值确实满足第二阈值，处理逻辑选择第三写入操作模式(例如，写入操作模式C)且根据第三写入操作模式执行写入操作以在存储器组件处写入数据。举例来说，处理逻辑可选择双态触发强制写入操作模式且执行双态触发强制写入操作以将数据写入到存储器组件。[0085] 在以上实例中，周期T2为1000。随机数字N2等于比较值的概率为1/1000。双态触发强制写入操作将平均大致每1000次写入操作发生一次。双态触发强制写入的频率大致为1/1000写入操作。[0086] 在操作525处，响应于确定第二随机值不满足与第二值范围相关联的第二阈值，处理逻辑确定第一随机值是否满足与第一值范围相关联的第一阈值。可注意到，操作525类似于关于图4所描述的操作415。[0087] 在一些实施例中，处理逻辑可将产生为在第一值范围内的第一随机值与在第一值范围内的比较值进行比较。举例来说，处理逻辑可将产生为在[0,T1)内的随机数N1与也在第一值范围[0,T1)内的比较值“0”进行比较。举例而言，如果周期T1为100，则值范围为[0,100)。比较值可设置为在值范围[0,100)内的任何值。[0088] 在以上实例中，周期T1为100。随机数字N1等于比较值的概率为1/100。强制写入操作将平均大致每100次写入操作发生一次。双态触发强制写入的频率大致为1/100写入操作。[0089] 如所说明，存在用于从三个不同写入操作模式进行写入操作模式的选择的两个决策产生操作(例如，操作515和操作525)。在一些实施例中，决策产生操作经排序以使得首先确定与最不频繁的写入操作模式(例如，最大T)对应的操作，并且其次确定对应于第二最不频繁的写入操作(例如，第二大T)的操作，等等。以上可针对多于两个决策产生操作而扩展。可进一步注意，可以类似于图6的方法600的方式应用多个决策产生操作。[0090] 在实施例中，响应于确定第一随机值N1等于比较值“0”，处理逻辑可确定第一随机值满足与第一值范围相关联的第一阈值。处理逻辑可进行到操作530。在实施例中，响应于确定第一随机值不等于比较值，处理逻辑可确定第一随机值不满足第一阈值。处理逻辑可进行到操作535。[0091] 在操作530处，响应于确定第一随机值确实满足第一阈值，处理逻辑选择第一写入操作模式(例如，写入操作模式A)且根据第一写入操作模式执行写入操作以在存储器组件处写入数据。举例来说，处理逻辑可选择强制写入操作模式且执行强制写入操作以将数据写入到存储器组件。[0092] 在操作535处，响应于确定第一随机值不满足与第一值范围相关联的第一阈值，处理逻辑从多个写入操作模式选择第二写入操作模式，并且根据第二写入操作模式执行写入操作以在存储器组件处写入数据。在一些实施例中，第二写入操作模式为执行将数据写入到存储器组件的正常写入操作的正常写入操作模式。在以上实例中，正常写入操作的频率大约为99/100写入操作。[0093] 图6为根据本公开的一些实施例的从多个写入操作模式选择写入操作模式的实例方法600的流程图。可注意到，方法600可应用于数据单元层级(例如，经执行以用于到每一数据单元的写入)，或扩展以应用于大于数据单元层级(例如，数据块、平面、裸片等)。如关于图6所描述，出于说明的目的而非限制，方法600应用于数据块层级处。[0094] 在操作605处，处理逻辑接收写入请求。在实施例中，写入请求为对在存储器组件处写入数据的请求。举例来说，主机系统可将写入请求提交到存储器子系统以将数据写入到存储器子系统的一或多个存储器组件。[0095] 在操作610处，处理逻辑确定由计数器产生的计数器值Nc，以及比较值T'。在一些实施例中，计数器为数据块层级计数器。数据块可包含多个数据单元。每当数据块的数据单元经写入到时计数器可递增。在另一实施例中，计数器可每当数据块经写入到时递增，而无关于经写入到的数据块的数据单元的数目。[0096] 在一些实施例中，处理逻辑还可确定比较值T'。T'与周期T有关。在一些实施例中，T'为由值产生器产生的随机值。T'可产生为在值范围[0,T)内。在产生T'之后，可存储T'直到产生新T'(参见操作630)。在一些实施例中，计数器值可初始化为Nc＝0，并且T'可初始化为T，T'＝T。[0097] 在操作615处，处理逻辑可确定计数器值是否满足与值范围相关联的阈值。在一些实施例中，处理逻辑可将计数器值Nc与比较值T'(例如，阈值)进行比较。举例来说，处理逻辑可将计数器值Nc与在值范围[0,T)内的比较值T'＝90进行比较。举例而言，如果周期T为100，则值范围为[0,100)。比较值可为产生为在值范围[0,100)内的随机值。[0098] 在实施例中，响应于确定计数器值Nc等于比较值T'，处理逻辑可确定计数器值满足与值范围相关联的阈值。处理逻辑可进行到操作620。[0099] 在实施例中，响应于确定计数器值不等于比较值T'，处理逻辑可确定计数器值不满足阈值。处理逻辑可进行到操作635。[0100] 在操作620处，响应于确定计数器值确实满足阈值，处理逻辑选择第一写入操作模式(例如，写入操作模式A)且根据第一写入操作模式执行写入操作以在存储器组件处写入数据。举例来说，处理逻辑可选择强制写入操作模式且执行强制写入操作以将数据写入到存储器组件。[0101] 在以上实例中，周期T为100。强制写入的频率大致为1/100写入操作。[0102] 在操作625处，处理逻辑复位计数器。举例来说，处理逻辑可将复位命令发送到计数器，使得计数器复位到零，Nc＝0。[0103] 在操作630处，响应于根据第一写入操作模式执行写入操作以在存储器组件处写入数据，处理逻辑产生在值范围内的另一随机值。举例来说，处理逻辑可产生在值范围[0,T)内的新T'。新T'可存储且用于在数据块处的下一写入操作。[0104] 在操作635处，响应于确定计数器值不满足与第一值范围相关联的阈值，处理逻辑从多个写入操作模式选择第二写入操作模式，并且根据第二写入操作模式执行写入操作以在存储器组件处写入数据。在一些实施例中，第二写入操作模式为执行将数据写入到存储器组件的正常写入操作的正常写入操作模式。在以上实例中，正常写入操作的频率大约为99/100写入操作。[0105] 在操作640处，响应于根据第二写入操作模式执行写入操作以在存储器组件处写入数据，处理逻辑将计数器递增到新计数器值(例如，从1到2)。新计数器值用于从多个写入操作模式选择下一写入操作模式以用于对将数据写入到存储器组件的后续请求。[0106] 图7说明计算机系统700的实例机器，在所述实例机器内可执行用于使所述机器执行本文中所论述的方法中的任何一或多个的指令集。在一些实施例中，计算机系统700可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统，以执行对应于图1的写入处置组件113的操作)。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分散式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而在客户端‑服务器网络环境中的服务器或客户端机器的容量中进行操作。[0107] 机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、蜂窝式电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令集的任何机器。此外，虽然说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述机器个别地或共同地执行指令集(或多个指令集)以执行本文中所论述的方法中的任何一或多个。[0108] 实例计算机系统700包含处理装置702、主存储器704(例如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)，例如同步DRAM(SDRAM)或RambusDRAM(RDRAM)等)、静态存储器706(例如，快闪存储器、静态随机存取存储器(SRAM)等)以及数据存储系统718，其经由总线730彼此通信。[0109] 处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等。更明确地说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置702还可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器等。处理装置702被配置成执行用于执行本文中所论述的操作和步骤的指令726。计算机系统700可进一步包含网络接口装置708以在网络720上通信。[0110] 数据存储系统718可包含机器可读存储媒体724(也被称作非暂时性计算机可读存储媒体)，其上存储有一或多个指令集726或体现本文中所描述的方法或功能中的任何一或多个的软件。指令726还可在其由计算机系统700执行期间完全或至少部分地驻留在主存储器704内和/或处理装置702内，主存储器704和处理装置702还构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718，和/或主存储器704可对应于图1的存储器子系统110。[0111] 在一个实施例中，指令726包含用以实施对应于图1的写入处置组件113的功能性的指令。虽然在实例实施例中将机器可读存储媒体724展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储由机器执行的指令集或对其进行编码且使机器执行本公开的方法中的任何一或多个的任何媒体。因此，术语“机器可读存储媒体”应被认为包含但不限于固态存储器、光学媒体和磁性媒体。[0112] 已在针对计算机存储器内的数据位的操作的操作和符号表示方面呈现了先前详细描述的一些部分。这些算法描述和表示是数据处理领域的技术人员用于将其工作的主旨最有效地传达给所属领域的其他技术人员的方式。算法或操作此处且通常构想为产生所要结果的操作的自一致序列。操作为要求对物理数量进行物理操控的操作。这些数量通常但未必呈能够被存储、组合、比较和以其它方式操控的电或磁信号的形式。有时，主要出于通用的原因，已证明将这些信号称为位、值、元件、符号、字符、术语、编号等是方便的。[0113] 然而，应牢记，所有这些和类似术语应与适当物理数量相关联，并且仅仅是应用于这些数量的方便标签。本公开可指将计算机系统的寄存器和存储器内的表示为物理(电子)数量的数据操控和变换为计算机系统存储器或寄存器或其它此类信息存储系统内的类似地表示为物理数量的其它数据的计算机系统或类似电子计算装置的动作和过程。[0114] 本公开还涉及一种用于执行本文中的操作的设备。此设备可出于所需目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。此类计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘(包含软盘、光盘、CD‑ROM和磁性光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。[0115] 本文中呈现的算法、操作和显示在本质上并不与任何特定计算机或其它设备有关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用于执行所述方法更加专用的设备是方便的。将如下文描述中所阐述的那样来呈现多种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。将了解，可使用多种编程语言来实施如本文所描述的本公开的教示。[0116] 本公开可提供为计算机程序产品或软件，其可包含在其上存储有指令的机器可读媒体，所述指令可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。[0117] 本文中所使用的词语“实例”或“示例性”意指充当实例、例子或说明。本文中描述为“实例”或“示例性”的任何方面或设计未必应解释为比其它方面或设计优选或有利。实际上，使用词语“实例”或“示例性”意欲以具体方式呈现概念。如本申请中所使用，术语“或”意欲意谓包含性的“或”而非排它性的“或”。也就是说，除非另外指定或从上下文可知，否则“X包含A或B”意欲意谓任何自然的包含性排列。也就是说，如果X包含A；X包含B；或X包含A以及B，则在任何前述例子下满足“X包含A或B”。另外，如在本申请和所附权利要求书中所使用的冠词“一(a/an)”可通常解释为意谓“一或多个”，除非另外指定或从上下文可知表示单数形式。此外，在整篇中使用术语“实施方案”或“一个实施方案”或“实施例”或“一个实施例”等不意欲意谓相同实施方案或实施例，除非如此描述。本文中所描述的一或多个实施方案或实施例可在特定实施方案或实施例中组合。如本文中所使用的术语“第一”、“第二”、“第三”、“第四”等意谓作为标记来区分不同元件，并且可能未必具有根据其数字标号的序数含义。[0118] 在前述说明书中，已参考其具体实例实施例描述了本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中所阐述的本公开的实施例的更广精神和范围的情况下对本公开进行各种修改。因此，应在说明性意义上而不是限制性意义上看待说明书和图式。

专利地区：美国

专利申请日期：2020-07-30

专利公开日期：2024-06-18

专利公告号：CN114174976B