半导体结构的形成方法发明专利

专利名称：半导体结构的形成方法

专利类型：发明专利

专利申请号：CN202010446813.9

专利申请（专利权）人：中芯国际集成电路制造(上海)有限公司,中芯国际集成电路制造(北京)有限公司
权利人地址：上海市浦东新区中国(上海)自由贸易试验区张江路18号

专利发明（设计）人：张海洋,涂武涛,陈建

专利摘要：本发明实施例提供一种半导体结构的形成方法，所述形成方法包括：提供衬底；在所述衬底上形成栅功能结构，所述栅功能结构包括：一层栅功能层或多层栅功能层；形成所述栅功能层的步骤包括：在衬底上形成功能材料层；对所述功能材料层表面进行解复合处理，减少所述栅功能材料层表面的陷阱缺陷俘获的带电离子；所述解复合处理之后，对所述栅功能材料层表面进行钝化处理，减少所述栅功能材料层表面的陷阱缺陷；在所述栅功能结构上形成栅极。所述解复合处理和钝化处理能够减少所形成半导体结构的低频噪声。

主权利要求：
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成栅功能结构，所述栅功能结构包括：一层栅功能层或多层栅功能层；
形成所述栅功能层的步骤包括：在衬底上形成栅功能材料层；对所述栅功能材料层表面进行解复合处理，减少所述栅功能材料层表面的陷阱缺陷俘获的带电离子；所述解复合处理之后，对所述栅功能材料层表面进行钝化处理，减少所述栅功能材料层表面的陷阱缺陷；
在所述栅功能结构上形成栅极。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述钝化处理的步骤包括：向所述栅功能材料层表面通入钝化气体。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述钝化气体包括：CF4、(NH4)2S、HCl和SF6中的一种或多种。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述解复合处理的步骤包括：向所述栅功能材料层表面通入等离子气体，所述等离子气体产生深紫外光子。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述等离子气体包括：氦、氖和氩等离子中的一种或多种。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：在形成栅功能结构之后，形成所述栅极之前，对所述栅功能结构进行退火处理。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅功能层的步骤还包括：在钝化处理之后，对所述栅功能材料层进行退火处理。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述栅功能材料层的反应气体包括含氮前驱体，形成所述栅功能材料层的步骤包括：对形成所述栅功能材料层的工艺参数进行控制，减少氮原子与所述栅功能材料层原子的解离。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，对形成所述栅功能材料层的工艺参数进行控制包括：使形成所述栅功能材料层的工艺温度小于或等于650℃。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅功能结构包括一层栅功能层，所述栅功能层为栅介质层或功函数层。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅功能结构包括多层栅功能层，所述多层栅功能层包括：位于衬底上的栅介质层，以及位于所述栅介质层上的功函数层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述栅功能结构的步骤包括：在所述衬底上形成栅介质材料层；对所述栅介质材料层依次进行第一解复合处理和第一钝化处理，形成栅介质层；
在所述栅介质层上形成功函数材料层，对所述功函数材料层依次进行第二解复合处理和第二钝化处理，形成功函数层。
13.如权利要求10或11所述的半导体结构的形成方法，其特征在于，所述功函数层的材料包括氧化镧。
14.如权利要求10或11所述的半导体结构的形成方法，其特征在于，所述栅介质层的材料为高k介质材料。
15.如权利要求10或11所述的半导体结构的形成方法，其特征在于，所述栅介质层的材料包括氧化铪或氧化铒。
16.如权利要求10所述的半导体结构的形成方法，其特征在于，所述栅介质层为栅氧化层。 说明书 : 半导体结构的形成方法技术领域[0001] 本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。背景技术[0002] 随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变，从而使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。[0003] 为了适应晶体管体积的缩小，高k‑金属栅晶体管应运而生。高k栅功能层能够在保持栅电容不变的同时，增加栅介质层的物理厚度，达到降低栅漏电流和提高器件可靠性的双重目的。[0004] 然而，现有的晶体管存在严重的低频噪声，影响晶体管的电性能。发明内容[0005] 本发明解决的问题是提供一种半导体结构的形成方法，能够减小所形成半导体结构的低频噪声。[0006] 本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成栅功能结构，所述栅功能结构包括：一层栅功能层或多层栅功能层；形成所述栅功能层的步骤包括：在衬底上形成功能材料层；对所述功能材料层表面进行解复合处理，减少所述栅功能材料层表面的陷阱缺陷俘获的带电离子；所述解复合处理之后，对所述栅功能材料层表面进行钝化处理，减少所述栅功能材料层表面的陷阱缺陷；在所述栅功能结构上形成栅极。[0007] 可选地，所述钝化处理的步骤包括：向所述栅功能材料层表面通入钝化气体。[0008] 可选地，所述钝化气体包括：CF4、(NH4)2S、HCl和SF6中的一种或多种。[0009] 可选地，所述解复合处理的步骤包括：向所述栅功能材料层表面通入等离子气体，所述等离子气体产生深紫外光子。[0010] 可选地，所述等离子气体包括：氦、氖和氩等离子中的一种或多种。[0011] 可选地，所述半导体结构的形成方法还包括：在形成栅功能结构之后，形成所述栅极之前，对所述栅功能结构进行退火处理。[0012] 可选地，形成所述栅功能层的步骤还包括：在钝化处理之后，对所述栅功能材料层进行退火处理。[0013] 可选地，形成所述栅功能材料层的反应气体包括含氮前驱体，形成所述栅功能材料层的步骤包括：对形成所述栅功能材料层的工艺参数进行控制，减少氮原子与所述栅功能材料层原子的解离。[0014] 可选地，对形成所述栅功能材料层的工艺参数进行控制包括：使形成所述栅功能材料层的工艺温度小于或等于650℃。[0015] 可选地，所述栅功能结构包括一层栅功能层，所述栅功能层为栅介质层或功函数层。[0016] 可选地，所述栅功能结构包括多层栅功能层，所述多层栅功能层包括：位于衬底上的栅介质层，以及位于所述栅介质层上的功函数层。[0017] 可选地，形成所述栅功能层的步骤包括：在所述衬底上形成栅介质材料层；对栅介质材料层依次进行第一解复合处理和第一钝化处理，形成栅介质层；在所述栅介质层上形成功函数材料层，对所述功函数材料层依次进行第二解复合处理和第二钝化处理，形成功函数层。[0018] 可选地，所述功函数层的材料包括氧化镧。[0019] 可选地，所述栅介质层的材料为高k介质材料。[0020] 可选地，所述栅介质层的材料包括氧化铪或氧化铒。[0021] 可选地，所述栅介质层为栅氧化层。[0022] 与现有技术相比，本发明的技术方案具有以下优点：[0023] 本发明技术方案提供的半导体结构的形成方法中，通过对所述栅功能材料层表面进行解复合处理，能够解除栅功能材料层表面的陷阱缺陷与带电离子的复合，减少栅功能材料层表面的陷阱缺陷俘获的带电离子；所述解复合处理之后，对所述栅功能材料层表面进行钝化处理，能够使栅功能材料层表面的陷阱缺陷与钝化气体的原子结合，减少栅功能层表面的陷阱缺陷，从而能够减少带电离子与陷阱缺陷的复合和解离，进而能够减少低频噪声。[0024] 可选方案中，通过对栅介质材料层和功函数材料层进行解复合处理和钝化处理，形成多层栅功能层，能够减小所形成的栅介质层和功函数层产生的低频噪声，进而能够进一步提高所形成半导体结构的性能。[0025] 可选方案中，形成所述栅功能层的步骤包括：对形成所述栅功能材料层的工艺参数进行控制，减少氮原子与栅功能材料层原子的解离，提高氮原子的稳定性，从而能够减少由于氮原子的解离产生的陷阱缺陷，进而能够进一步减小低频噪声。附图说明[0026] 图1至图9是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；[0027] 图10至图14是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图。具体实施方式[0028] 半导体形成方法存在诸多问题，例如：所形成半导体结构的低频噪声较严重。[0029] 经研究发现，晶体管的栅介质层(特别是含氧的高k‑金属栅晶体管的高k介质层)表面存在空穴或悬挂键等陷阱缺陷，导致带电离子(主要为氧离子)，容易与栅介质层表面的陷阱缺陷复合和分解，带电离子与栅介质层表面陷阱缺陷反复复合和分解，产生低频电信号，这种低频噪声信号会严重影响晶体管的性能。[0030] 一种降低低频噪声的方法包括：形成栅介质层之后，对所述栅介质层进行表面钝化处理，使悬挂键或空穴与钝化原子结合，从而减少栅介质层表面的陷阱缺陷，进而减小栅介质层的界面态。[0031] 然而，由于在所述表面钝化处理之前，栅介质层表面已经与大量的带电离子复合，钝化原子仅能与部分陷阱缺陷结合。所述表面钝化处理之后，栅介质层的表面态仍然较高，导致形成的晶体管仍然存在低频噪声。[0032] 本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成栅功能结构，所述栅功能结构包括：一层栅功能层或多层栅功能层；形成所述栅功能层的步骤包括：在衬底上形成功能材料层；对所述功能材料层表面进行解复合处理，减少所述栅功能材料层表面的陷阱缺陷俘获的带电离子；所述解复合处理之后，对所述栅功能材料层表面进行钝化处理，减少所述栅功能材料层表面的陷阱缺陷；在所述栅功能结构上形成栅极。[0033] 本发明技术方案通过对所述栅功能材料层表面进行解复合处理，能够解除栅功能材料层表面的陷阱缺陷与带电离子的复合，减少栅功能材料层表面的陷阱缺陷俘获的带电离子；所述解复合处理之后，对所述栅功能材料层表面进行钝化处理，能够使栅功能材料层表面的陷阱缺陷与钝化气体的原子结合，减少栅功能层表面的陷阱缺陷，从而能够减少带电离子与陷阱缺陷的复合和解离，进而能够减少低频噪声。[0034] 图1至图9是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。[0035] 参考图1，提供衬底100。[0036] 本实施例中，所述衬底100包括：基底和位于所述基底上的鳍部。在其他实施例中，所述衬底不包括所述鳍部。[0037] 所述基底为硅基底、锗基底、绝缘体上硅或绝缘体上锗等半导体基底。[0038] 本实施例中，所述鳍部的材料为硅。在其他实施例中，所述鳍部的材料可以为锗或硅锗。[0039] 所述形成方法还包括：在所述衬底100上形成隔离结构110，所述隔离结构110覆盖所述鳍部部分侧壁。[0040] 所述隔离结构110的材料为氧化硅或氮氧化硅。[0041] 继续参考图1，在所述衬底100上形成伪栅结构(图中未示出)；在伪栅结构两侧的衬底100中形成源漏掺杂层130；形成覆盖所述源漏掺杂层130和伪栅结构的刻蚀停止层120。[0042] 形成所述伪栅结构的步骤包括：在所述衬底100上形成伪栅层；对所述伪栅层进行图形化，形成伪栅结构。[0043] 所述伪栅结构横跨所述鳍部，且覆盖所述鳍部部分侧壁和部分顶部表面。所述伪栅层的材料为多晶硅、多晶锗或多晶硅锗。[0044] 形成所述源漏掺杂层130之前还包括：在所述伪栅结构侧壁形成侧墙(图中未示出)。[0045] 所述源漏掺杂层130的材料为硅锗或碳硅。[0046] 本实施例中，形成所述源漏掺杂层130的步骤包括：在所述伪栅结构和侧墙两侧的衬底100中形成凹槽；在所述凹槽中形成外延层，并在形成所述外延层的过程中对所述外延层进行原位掺杂，形成所述源漏掺杂层130。[0047] 所述刻蚀停止层120用于在形成接触孔时减少源漏掺杂层130的损耗。所述刻蚀停止层120的材料为氧化硅、氮化硅或氮氧化硅。[0048] 继续参考图1，在所述衬底100上形成介质层121，所述介质层121覆盖所述侧墙侧壁并暴露出所述伪栅结构顶部表面；形成所述介质层121之后，去除所述伪栅结构，在所述介质层121中形成开口131。[0049] 所述介质层121用于隔离后续形成的栅极与外部电路。[0050] 形成所述介质层121的步骤包括：形成覆盖所述伪栅结构侧壁和顶部的初始介质层(图未示)；对所述初始介质层进行平坦化处理，去除高于所述伪栅结构顶部的初始介质层。[0051] 本实施例中，所述平坦化处理还用于去除所述伪栅结构顶部的刻蚀停止层120。[0052] 所述介质层121的材料与所述刻蚀停止层120的材料不相同。[0053] 具体的，所述介质层121的材料为氧化硅、氮化硅或氮氧化硅。[0054] 后续在所述衬底100上形成栅功能结构，所述栅功能结构包括：一层栅功能层或多层栅功能层；形成各所述栅功能层的步骤均包括：在衬底上形成功能材料层；对所述功能材料层表面进行解复合处理，减少所述功能材料层表面的陷阱缺陷俘获的带电离子。[0055] 需要说明的是，本实施例中，所述栅功能结构包括多层栅功能层，所述多层栅功能层层叠设置。形成所述栅功能结构的步骤包括：在所述衬底上依次形成多层栅功能层。[0056] 具体的，本实施例中，所述多层栅功能层包括：位于所述衬底上的栅介质层；以及位于所述栅介质层上的功函数层。[0057] 形成各所述栅功能层的步骤均包括：在衬底上形成功能材料层；对所述功能材料层表面进行解复合处理，减少所述功能材料层表面的陷阱缺陷俘获的带电离子；所述解复合处理之后，对所述功能材料层表面进行钝化处理，减少所述功能材料层表面的陷阱缺陷。[0058] 具体的，当所述栅功能层为栅介质层时，形成栅介质层的功能材料层为栅介质材料层；对所述功能材料层表面进行解复合处理包括对栅介质材料层进行第一解复合处理；对所述功能材料层表面进行钝化处理包括：对所述栅介质材料层进行第一钝化处理。[0059] 参考图2至图4，示出了形成栅介质层的各个步骤的结构示意图。[0060] 本实施例中，所述栅功能层为氧化物，包括金属氧化物、非金属氧化物或氮氧化物。在其他实施例中，所述栅功能层可为氮化物。[0061] 参考图2，在所述衬底100上形成栅介质材料层140。[0062] 具体的，本实施例中，在所述开口131底部形成所述栅介质材料层140。所述栅介质材料层140还位于所述开口131侧壁和所述介质层121顶部。[0063] 所述栅介质材料层140用于实现后续栅极与衬底100之间的电隔离。[0064] 本实施例中，所述栅功能层为栅介质材料层140。具体的，所述栅功能层的材料为高k介质材料，k值大于3.9，例如：所述栅介质材料层的材料为氧化铪。在其他实施例中，所述栅介质材料层的材料可以为氧化铒。[0065] 本实施例中，形成所述栅介质材料层140的工艺包括：化学气相沉积、原子层沉积或物理气相沉积工艺。[0066] 形成所述栅介质材料层140的反应气体包括含氮气体(例如氨气)、氧气和含铪前驱体。[0067] 本实施例中，所述栅介质材料层140的材料为氧化物。[0068] 由于所述栅介质材料层140的材料为氧化物，形成栅介质材料层140的气体包括含氧气体，在形成栅介质材料层140的过程中，容易产生大量氧离子，氧离子性质比较活泼，容易与栅介质材料层140表面陷阱进行复合和解复合，从而产生低频噪声。因此，对栅介质材料层140进行第一解复合处理和第一钝化处理，能够有效降低所形成半导体结构的低频噪声。[0069] 本实施例中，形成所述栅介质材料层140的过程中，对形成栅介质材料层140的工艺参数进行控制，减少氮原子与所述栅介质材料层140原子的解离。[0070] 对形成所述栅介质材料层140的工艺参数进行控制，减少氮原子与所述栅介质材料层140原子的解离，提高氮原子的稳定性，从而能够减少由于氮原子的解离产生的陷阱缺陷，进而能够进一步减小低频噪声。[0071] 具体的，对形成所述栅介质材料层140的工艺参数进行控制的方法包括：使形成所述栅介质材料层140的工艺温度小于或等于650℃。[0072] 需要说明的是，如果形成栅介质材料层140的工艺温度过高，不利于提高栅介质材料层140中氮原子的稳定性；如果形成栅介质材料层140的工艺温度过低，容易降低栅介质材料层140的形成速度。具体的，形成所述栅介质材料层140的工艺温度为550℃～650℃。[0073] 在其他实施例中，形成所述栅介质材料层的工艺温度可以大于650℃。具体的，形成所述栅介质材料层的温度可以为650℃～800℃。[0074] 所述栅介质材料层140的厚度过大或过小容易影响所述栅介质材料层140的介电性能，且如果所述栅介质材料层140的厚度过小，容易导致所述栅介质材料层140的界面态较高，从而导致栅介质材料层140表面陷阱缺陷较多，进而导致所形成半导体结构的低频噪声严重。具体的，本实施例中，所述栅介质材料层140的厚度为1.9nm～2.2nm。[0075] 在所述衬底100上形成栅介质材料层140之前，还包括在所述衬底100上形成界面层(图未示)。[0076] 所述栅介质材料层140位于所述界面层上。所述界面层用于改善栅介质材料层140与衬底100之间的界面态，减小栅介质材料层140中的陷阱缺陷。[0077] 所述界面层的材料为氧化硅或氮氧化硅。[0078] 参考图3，对所述栅介质材料层140表面进行第一解复合处理，减少所述栅介质材料层140的陷阱缺陷俘获的带电离子。[0079] 所述第一解复合处理能够解除栅介质材料层140表面的陷阱缺陷与带电离子的复合，减少栅介质材料层140表面的陷阱缺陷俘获的带电离子(例如氧离子)。后续对所述栅介质材料层140表面进行第一钝化处理的过程中，能够使栅介质材料层140表面的陷阱缺陷与钝化气体的原子结合，从而能够减少栅介质材料层140表面的陷阱缺陷，进而能够减少带电离子与陷阱缺陷的复合和解离，进而能够减少低频噪声。[0080] 本实施例中，所述第一解复合处理的工艺包括等离子体处理。[0081] 所述第一解复合处理的步骤包括：向所述栅介质材料层140表面通入等离子气体，所述等离子气体用于产生深紫外光子。[0082] 作为一种示例，可以通过射流型常压等离子处理系统进行所述第一解复合处理。具体的，射流型常压等离子处理系统由等离子发生器、气体管路及等离子喷抢组成，等离子发生器产生高压高频能量在喷嘴钢管中被激活和被控制的辉光放电中产生了低温等离子体，低温等离子体借助压缩空气将等离子体喷向栅介质材料层140表面，当等离子体与栅介质材料层140表面接触时产生化学作用和物理作用，具体的，本实施例中，所述等离子体气体产生深紫外光子，所述深紫外光子能够穿过所述栅介质材料层140表面，使带电离子(例如氧离子)与栅介质材料层140分离。[0083] 所述等离子气体包括：氦、氖和氩等离子气体中的一种或多种。具体的，所述等离子气体可以为氦。[0084] 参考图4，所述第一解复合处理之后，对所述栅介质材料层140表面进行第一钝化处理，减少所述栅介质材料层140表面陷阱缺陷，形成栅介质层141。所述第一解复合处理之后，对所述栅介质材料层140表面进行第一钝化处理，能够使栅介质材料层140表面的陷阱缺陷与钝化气体的原子结合，从而能够减少栅介质材料层140表面的陷阱缺陷，进而能够减少带电离子与陷阱缺陷的复合和解离，进而能够减少低频噪声。[0085] 具体地，所述第一钝化处理的步骤包括：向所述栅介质材料层140表面通入钝化气体。[0086] 所述钝化气体能够与栅介质材料层140表面的陷阱(例如悬挂键)复合，形成化学性质稳定的共价键，从而不容易与陷阱缺陷解复合，进而能够减少栅介质材料层140表面的陷阱缺陷，防止陷阱缺陷与带电离子(例如氧离子)复合和解离，从而避免形成低频噪声。[0087] 所述钝化气体包括CF4、(NH4)2S、HCl和SF6中的一种或多种。[0088] 本实施例中，所述栅功能结构包括多层栅功能层，栅功能结构还包括：位于所述栅介质层141上的功函数层。[0089] 因此，在形成栅介质层141之后，在所述栅介质层141上形成功函数材料层，对所述功函数材料层依次进行第二解复合处理和第二钝化处理，形成功函数层。[0090] 参考图5至图7，示出了形成所述功函数层的各个步骤的结构示意图。[0091] 参考图5，在所述栅介质层141上形成功函数材料层150。[0092] 所述功函数材料层150用于调节后续形成的栅极与衬底100之间的功函数。[0093] 本实施例中，所述功函数材料层150的材料为氧化镧。在其他实施例中，所述功函数材料层的材料为TiAlC，TaAlN，TiAlN，TaCN或AlN。[0094] 形成所述功函数材料层150的工艺包括：化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。[0095] 在所述栅介质层141上形成功函数材料层150的反应气体包括含氮前驱体，形成所述功函数材料层150的步骤包括：对形成所述功函数材料层150的工艺参数进行控制，减少氮原子与所述功函数材料层150原子的解离。[0096] 对形成所述功函数材料层150的工艺参数进行控制，减少氮原子与所述功函数材料层150原子的解离，提高氮原子的稳定性，从而能够减少由于氮原子的解离产生陷阱缺陷，进而能够进一步减小低频噪声。[0097] 具体的，所述功函数材料层150为氧化物，例如氧化镧，形成所述功函数材料层150的反应气体包括含氮前驱体和含镧前驱体。[0098] 由于所述功函数材料层150的材料为氧化物，形成功函数材料层150的气体包括含氧气体，在形成功函数材料层150的过程中，容易产生大量氧离子，氧离子性质比较活泼，容易与功函数材料层150表面陷阱进行复合和解复合，从而产生低频噪声。因此，对功函数材料层150进行第二解复合处理和第二钝化处理，能够有效降低所形成半导体结构的低频噪声。[0099] 对形成所述功函数材料层150的工艺参数进行控制的方法包括：使形成所述功函数材料层150的工艺温度小于或等于650℃。[0100] 具体的，如果形成功函数材料层150的工艺温度过高，不利于提高功函数材料层150中氮原子的稳定性；如果形成功函数材料层150的工艺温度过低，容易降低形成速度。具体的，形成所述功函数材料层150的工艺温度为550℃～650℃。[0101] 在其他实施例中，形成所述功函数材料层的工艺温度可以大于650℃。具体的，形成所述功函数材料层的温度可以为650℃～800℃。[0102] 参考图6，对所述功函数材料层150表面进行第二解复合处理，减少所述功函数材料层150表面的陷阱缺陷俘获的带电离子。[0103] 所述第二解复合处理，能够解除功函数材料层150表面的陷阱缺陷与带电离子的复合，减少功函数材料层150表面的陷阱缺陷俘获的带电离子。后续对所述功函数材料层150表面进行第二钝化处理，能够使功函数材料层150表面的陷阱缺陷与钝化气体的原子结合，从而能够减少功函数材料层150表面的陷阱缺陷，进而能够减少带电离子与陷阱缺陷的复合和解离，相应能够减少低频噪声。[0104] 所述第二解复合处理的步骤包括：向所述功函数材料层150表面通入等离子气体，所述等离子气体产生深紫外光子。[0105] 具体地，可以通过射流型常压等离子处理系统进行所述第二解复合处理。射流型常压等离子处理系统由等离子发生器、气体管路及等离子喷抢组成，等离子发生器产生高压高频能量在喷嘴钢管中被激活和被控制的辉光放电中产生了低温等离子体，低温等离子体借助压缩空气将等离子体喷向功函数材料层150表面，当等离子体与功函数材料层150表面接触时产生化学作用和物理作用。本实施例中，所述等离子体气体产生深紫外光子，所述深紫外光子能够穿过所述功函数材料层150表面，使带电离子(例如氧离子)与功函数材料层150分离。[0106] 所述等离子气体包括：氦、氖和氩中的一种或多种组合。[0107] 参考图7，所述第二解复合处理之后，对所述功函数材料层150表面进行第二钝化处理，减少所述功函数材料层150表面陷阱缺陷，形成功函数层151。[0108] 所述第二解复合处理之后，对所述功函数材料层150表面进行第二钝化处理，能够使功函数材料层150表面的陷阱缺陷与钝化气体的原子结合，从而能够减少功函数材料层150表面的陷阱缺陷，进而能够减少带电离子与陷阱缺陷的复合和解离，相应能够减少低频噪声。[0109] 所述第二钝化处理的步骤包括：向所述功函数材料层150表面通入钝化气体。[0110] 所述钝化气体能够与功函数材料层150表面的陷阱(例如悬挂键)复合，形成化学性质稳定的共价键，从而不容易与陷阱缺陷解复合，进而能够减少功函数材料层150表面的陷阱缺陷，防止陷阱缺陷与带电离子(例如氧离子)复合和解离，从而避免形成低频噪声。[0111] 本实施例中，所述钝化气体包括CF4、(NH4)2S、HCl和SF6中的一种或多种组合。[0112] 本实施例中，所述功函数层151的材料为氧化物，例如，所述功函数层151的材料为氧化镧。在其他实施例中，所述功函数层的材料为TiAlC、TaAlN、TiAlN、TaCN或AlN。[0113] 本实施例中，在形成栅功能结构后，所述形成方法还包括：对栅功能结构进行退火处理。[0114] 本实施例中，所述栅功能结构包括：所述栅介质层141和功函数层151，相应地，所述退火处理包括：对所述栅介质层141和功函数层151进行第一退火处理。[0115] 本实施例中，所述第一退火处理的气氛为氨气分解气氛或氨燃烧气氛中的一种或多种组合。[0116] 所述氨气分解气氛由液氨经减压气化后，在催化剂的作用下分解而成，其组成为75％H2和25％N2，因N2为中性气体，所以它的性质与氢气基本相同。[0117] 氨燃烧气氛为使氨分出来的75％的H2燃烧进行燃烧，达到96％N2和4％的H2，露点达‑60％的气氛。该方法能够降低H2的含量，从而能够提高退火的安全性。[0118] 在其他实施例中，还可以在氮气气氛或氢气气氛下进行退火。[0119] 本实施例中，所述第一退火处理的退火温度为500℃至1000℃。[0120] 需要说明的是，本实施例中，在形成所述功函数层151之后，对栅介质层141和功函数层151进行一次退火处理，能够简化工艺流程。[0121] 在其他实施例中，还可以在所述第一钝化处理之后，形成所述功函数层之前，所述形成方法还包括：对所述栅介质层进行第二退火处理。所述第二退火处理的气氛为氨气分解气氛或氨气分解气氛。所述氨气分解气氛由液氨经减压气化后，在催化剂的作用下分解而成，其组成为75％H2和25％N2，因N2为中性气体，所以它的性质与氢气基本相同。氨燃烧气氛为使氨分出来的75％的H2燃烧进行燃烧，达到96％N2和4％的H2，露点达‑60％的气氛。该方法能够降低H2的含量，从而能够提高退火的安全性。所述第二退火处理的退火温度为500℃至1000℃。这样在每一栅功能层的形成过程中，在钝化处理之后均进行一次退火处理，可以优化每一层栅功能层的质量。[0122] 本实施例中，形成所述功函数层151之后，还包括：在所述功函数层151上形成覆盖层(图未示)。[0123] 所述覆盖层用于保护栅介质层141和功函数层151，防止后续工艺损坏栅介质层141和功函数层151。[0124] 所述覆盖层的材料为氮化钛、氮化钽、氮氧化钛或氮氧化钽。[0125] 形成所述覆盖层的工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。[0126] 形成所述覆盖层的工艺气体包括：含氮前驱体、含氧前驱体及含钛/钽前驱体。[0127] 参考图8和图9，示出了在所述栅功能结构上形成栅极的步骤的结构示意图。[0128] 请参考图8，形成所述栅功能结构之后，在所述开口131中和介质层121上形成栅极材料层160。[0129] 本实施例中，形成所述覆盖层之后，形成所述栅极材料层160。所述栅极材料层160位于所述覆盖层上。[0130] 本实施例中，所述栅极材料层160的材料为金属。具体的，所述栅极材料层160的材料为钨。[0131] 请参考图9，去除所述介质层121上的栅极材料层160，形成栅极161。[0132] 本实施例中，去除所述介质层121上的栅极材料层160的工艺包括化学机械研磨工艺。[0133] 本实施例中，在去除所述介质层121上的栅极材料层160的过程中，还去除位于所述介质层121上的功函数层151和栅介质层141。[0134] 需要说明的是，图1至图9所示的实施例用于形成高k‑金属栅(HKMG)晶体管，由于高k‑金属栅晶体管的栅介质材料层140和功函数材料层150表面的陷阱较多，低频噪声严重，本发明的技术方案能够有效减小高k‑金属栅晶体管的低频噪声。[0135] 还需要说明的是，图1至图9所示的实施例中，通过对栅介质材料层140进行第一解复合处理和第一钝化处理，并对功函数材料层150进行第二解复合处理和第二钝化处理，减小所形成半导体结构的低频噪声。在其他实施例中，还可以仅在形成栅介质层的步骤包括解复合处理和钝化处理，或者，仅形成功函数层的步骤包括解复合处理和钝化处理。[0136] 还需要说明的是，图1至9所示的实施例中，半导体结构的形成方法还包括：形成界面层和覆盖层。为了节约工艺流程，在形成所述界面层和覆盖层的步骤均不包括解复合处理及钝化处理。[0137] 在其他实施例中，所述界面层和所述覆盖层也可以是一种栅功能层。形成界面层和覆盖层的一个或两个步骤中包括解复合处理和钝化处理，以减小低频噪声问题。所述解复合处理和钝化处理的工艺细节与前述第一(第二)解复合处理和第一(第二)钝化处理的工艺细节相同，在此不再赘述。[0138] 图10至图14是本发明的半导体结构的形成方法又一实施例中各步骤的结构示意图。本实施例中，所述形成方法用于形成氧化硅‑多晶硅栅晶体管。[0139] 本实施例与图1至图9所示的实施例的相同点在此不做赘述，不同点包括：[0140] 参考图10，提供衬底200。[0141] 本实施例中，所述衬底200为平面衬底。[0142] 继续参考图10，在所述衬底200上形成功能材料层210。[0143] 本实施例中，所述功能材料层210用于形成栅介质层。具体地，本实施例中，栅介质层为栅氧化层。因此，功能材料层210的材料为栅氧化材料层。所述功能材料层210的材料为氧化硅或氮氧化硅。[0144] 形成所述功能材料层210的工艺气体包括：氧气、氨气和硅源气体。所述硅源气体包括：SiH4或SiCl4。[0145] 由于形成功能材料层210的气体中包含氧气，在形成功能材料层210过程中容易产生大量氧离子，氧离子容易与功能材料层210复合和解离，从而产生低频噪声。后续对所述功能材料层210进行解复合处理和钝化处理能够有效减少所形成半导体结构的低频噪声。[0146] 参考图11，对所述功能材料层210进行解复合处理，减少所述功能材料层210表面的陷阱缺陷俘获的带电离子。[0147] 所述解复合处理的等离子气体包括：氦、氖和氩中的一种或多种组合。[0148] 请参考图12，所述解复合处理之后，对所述功能材料层210表面进行钝化处理，减少所述功能材料层210表面的陷阱缺陷，形成栅功能层211。[0149] 相应地，所述栅功能层211为栅介质层。具体地，栅介质层为栅氧化层。[0150] 本实施例在所述钝化处理之后，半导体结构的形成方法还包括：对所述栅功能层211进行退火处理。[0151] 在钝化处理之后，后续在所述栅功能层211上形成栅极。[0152] 具体地，形成所述栅极的步骤包括：[0153] 如图13所示，在所述栅功能层211上形成栅极材料层220。[0154] 以及，参考图14，对所述栅极材料层220进行图形化，形成栅极221。[0155] 本实施例中，对所述栅极材料层220进行图形化之后，所述形成方法还包括：对所述栅功能层211进行图形化。[0156] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

专利地区：上海

专利申请日期：2020-05-22

专利公开日期：2024-06-18

专利公告号：CN113707547B