包括具有可控尾部的非导电膜的半导体封装实用新型专利

专利名称：包括具有可控尾部的非导电膜的半导体封装

专利类型：实用新型专利

专利申请号：CN202010721386.0

专利申请（专利权）人：爱思开海力士有限公司
权利人地址：韩国京畿道

专利发明（设计）人：金成洙

专利摘要：包括具有可控尾部的非导电膜的半导体封装。根据一方面的半导体封装包括：封装基板；第一半导体芯片，其设置在封装基板上并且包括第一贯通电极；第二半导体芯片，其层叠在第一半导体芯片上并且具有第二贯通电极；以及非导电膜，其设置在第一半导体芯片和第二半导体芯片之间的接合区中。在接合区的边缘部分处，第一半导体芯片的边缘部分基于第二半导体芯片的边缘部分在横向方向上凹陷。

主权利要求：
1.一种半导体封装，该半导体封装包括：
封装基板；
第一半导体芯片，该第一半导体芯片设置在所述封装基板上，并且具有第一贯通电极；
第二半导体芯片，该第二半导体芯片层叠在所述第一半导体芯片上，并且具有第二贯通电极；以及非导电膜，该非导电膜设置在所述第一半导体芯片和所述第二半导体芯片之间的接合区中，其中，在所述接合区在横向方向上的边缘部分处，所述第一半导体芯片的边缘部分的上部部分基于所述第二半导体芯片的边缘部分和所述第一半导体芯片的所述边缘部分的其余部分在所述横向方向上凹陷。
2.根据权利要求1所述的半导体封装，其中，所述非导电膜还包括从所述接合区的横向边缘延伸到所述接合区的外部的尾部，并且其中，所述尾部关于所述非导电膜与所述第一半导体芯片的界面水平向下弯曲。
3.根据权利要求2所述的半导体封装，其中，所述尾部在重力方向上弯曲。
4.根据权利要求2所述的半导体封装，该半导体封装还包括：模制层，该模制层掩埋所述封装基板上方的所述第一半导体芯片和所述第二半导体芯片以及所述非导电膜。
5.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片包括第一凸块，该第一凸块电连接到所述第一贯通电极并且设置在所述接合区中，并且其中，所述第二半导体芯片包括第二凸块，该第二凸块电连接到所述第二贯通电极并且设置在所述接合区中。
6.一种半导体封装，该半导体封装包括：
封装基板；
第一半导体芯片，该第一半导体芯片设置在所述封装基板上并且具有第一贯通电极；
第二半导体芯片，该第二半导体芯片层叠在所述第一半导体芯片上并且具有第二贯通电极；以及非导电膜，该非导电膜设置在所述第一半导体芯片和所述第二半导体芯片之间的接合区中，其中，在所述接合区的横向边缘部分处，所述第一半导体芯片具有从第一接合表面在所述第一半导体芯片的内方向上形成的中空部分，该第一接合表面是所述第一半导体芯片的与所述非导电膜接触的上表面，并且其中，所述中空部分具有侧壁表面和底表面。
7.根据权利要求6所述的半导体封装，其中，所述非导电膜还包括从所述接合区的横向边缘延伸到所述接合区的外部的尾部，并且其中，所述尾部关于所述非导电膜与所述第一半导体芯片的界面水平向下弯曲。
8.根据权利要求7所述的半导体封装，该半导体封装还包括：模制层，该模制层掩埋所述封装基板上方的所述第一半导体芯片和所述第二半导体芯片以及所述非导电膜。
9.根据权利要求6所述的半导体封装，其中，所述中空部分的所述侧壁表面具有垂直于所述第一接合表面的倾斜角度。
10.根据权利要求6所述的半导体封装，其中，所述中空部分的所述侧壁表面具有不垂直于所述第一接合表面的倾斜角度。
11.根据权利要求6所述的半导体封装，其中，在所述接合区的横向边缘部分中，所述第二半导体芯片还包括从第二接合表面在所述非导电膜的内方向上延伸的突起，该第二接合表面是所述第二半导体芯片的与所述非导电膜接触的下表面。
12.根据权利要求11所述的半导体封装，其中，所述突起具有侧壁表面和底表面，并且其中，所述突起的所述侧壁表面具有垂直于所述第二接合表面的倾斜角度。
13.根据权利要求11所述的半导体封装，其中，所述突起具有侧壁表面和底表面，并且其中，所述突起的所述侧壁表面具有不垂直于所述第二接合表面的倾斜角度。
14.根据权利要求6所述的半导体封装，其中，所述第一半导体芯片包括第一凸块，该第一凸块电连接到所述第一贯通电极并且设置在所述接合区中，并且其中，所述第二半导体芯片包括第二凸块，该第二凸块电连接到所述第二贯通电极并且设置在所述接合区中。
15.一种半导体封装，该半导体封装包括：
封装基板；
相同类型的多个半导体芯片，多个所述半导体芯片层叠在所述封装基板上以彼此交叠；以及非导电膜，该非导电膜设置在层叠的多个半导体芯片之间的接合区中，其中，在所述接合区的横向边缘部分中，各个所述半导体芯片具有从各个所述半导体芯片的上表面在所述半导体芯片的内方向上形成的中空部分，并且其中，所述中空部分具有侧壁表面和底表面。
16.根据权利要求15所述的半导体封装，其中，各个所述半导体芯片包括：贯通电极；以及
电连接到所述贯通电极的凸块。
17.根据权利要求15所述的半导体封装，其中，所述非导电膜还包括从所述接合区的横向边缘延伸到所述接合区的外部的尾部，并且其中，所述尾部关于所述非导电膜与所述非导电膜接触的下半导体芯片的界面水平向下弯曲。
18.根据权利要求15所述的半导体封装，其中，所述中空部分的所述侧壁表面具有不垂直于所述半导体芯片的所述上表面的倾斜角度。
19.根据权利要求15所述的半导体封装，其中，所述半导体芯片的至少一部分还包括在所述接合区的横向边缘部分中从所述半导体芯片的底表面延伸到所述接合区的突起。
20.根据权利要求19所述的半导体封装，其中，所述突起具有侧壁表面和底表面，并且其中，所述突起的所述侧壁表面具有不垂直于所述半导体芯片的所述底表面的倾斜角度。 说明书 : 包括具有可控尾部的非导电膜的半导体封装技术领域[0001] 本公开总体上涉及半导体封装，更具体地，涉及一种包括具有可控尾部的非导电膜的半导体封装。背景技术[0002] 最近，已开发半导体封装以连同小型化和纤薄化实现高性能和大容量。为了实现高性能和大容量，已提出了多个半导体芯片层叠在封装基板上的结构。[0003] 作为示例，在多个半导体芯片通过倒装芯片接合方法彼此电连接的结构中，为了结构稳定性，不同半导体芯片接合至的凸块周围的区域可由各种材料填充。作为填充方法，例如，存在将填充材料注入到不同半导体芯片之间的空间中的底部填充方法、通过将涂覆有非导电糊剂或非导电膜的半导体芯片接合到另一半导体芯片来填充不同半导体芯片之间的空间的方法等。发明内容[0004] 根据本公开的一方面的半导体封装可包括：封装基板；第一半导体芯片，其设置在封装基板上并且包括第一贯通电极；第二半导体芯片，其层叠在第一半导体芯片上并具有第二贯通电极；以及非导电膜，其设置在第一半导体芯片和第二半导体芯片之间的接合区中。在接合区在横向方向上的边缘部分处，第一半导体芯片的边缘部分可基于第二半导体芯片的边缘部分而在横向方向上凹陷。[0005] 根据本公开的另一方面的半导体封装可包括：封装基板；第一半导体芯片，其设置在封装基板上并具有第一贯通电极；第二半导体芯片，其层叠在第一半导体芯片上并具有第二贯通电极；以及非导电膜，其设置在第一半导体芯片和第二半导体芯片之间的接合区中。在该半导体封装中，在接合区的边缘部分处，第一半导体芯片可具有从与非导电膜接触的第一接合表面在第一半导体芯片的内方向上形成的中空部分。第一接合表面可以是在接合区的中央部分中第一半导体芯片和非导电膜之间的界面。[0006] 根据本公开的另一方面的半导体封装可包括：封装基板；相同类型的多个半导体芯片，其层叠在封装基板上以在垂直方向上彼此交叠；以及非导电膜，其设置在层叠的半导体芯片之间的接合区中。在接合区的边缘部分中，各个半导体芯片可具有从各个半导体芯片的上表面在半导体芯片的内方向上形成的中空部分。附图说明[0007] 图1、图2和图3是示意性地示出在制造半导体封装时比较例的层叠半导体芯片的方法的示图。[0008] 图4A、图4B和图4C是示出比较例的在层叠半导体芯片时生成具有各种形状的非导电膜的尾部的工艺的示意图。[0009] 图5是示意性地示出根据本公开的比较例的半导体封装的横截面图。[0010] 图6A是示意性地示出根据本公开的实施方式的半导体封装的横截面图，图6B是图6A的半导体封装的区域“A”的放大平面图。[0011] 图7A是示意性地示出根据本公开的另一实施方式的半导体封装的横截面图，图7B是图7A的半导体封装的区域“B”的放大平面图。[0012] 图8A是示意性地示出根据本公开的另一实施方式的半导体封装的横截面图，图8B是图8A的半导体封装的区域“C”的放大平面图。[0013] 图9A是示意性地示出根据本公开的另一实施方式的半导体封装的横截面图，图9B是图9A的半导体封装的区域“D”的放大平面图。[0014] 图10A是示意性地示出根据本公开的另一实施方式的半导体封装的横截面图，图10B是图10A的半导体封装的区域“E”的放大平面图。具体实施方式[0015] 本文所使用的术语可对应于考虑其在实施方式中的功能而选择的词语，并且术语的含义可根据实施方式所属领域的普通技术人员而被解释为不同。如果详细定义，则术语可根据定义来解释。除非另外定义，否则本文中所使用的术语(包括技术术语和科学术语)具有实施方式所属领域的普通技术人员通常理解的相同含义。[0016] 将理解，尽管本文中可使用术语“第一”、“第二”、“第三”等来描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分，而非用于仅限定元件本身或意指特定顺序。还将理解，当元件或层被称为在另一元件或层“上”、“上方”、“下面”、“下方”或“外部”时，该元件或层可与另一元件或层直接接触，或者可存在中间元件或层。用于描述元件或层之间的关系的其它词语应该以相似的方式解释(例如，“在…之间”对“直接在…之间”或者“与…相邻”对“与…直接相邻”)。[0017] 贯穿说明书，相同的标号可指相同的元件。相同或相似的标号可参照其它附图描述，即使在对应附图中未提及或描述它们。另外，尽管标号未指示，但它们可参照其它附图描述。[0018] 本公开的实施方式提供一种在具有通过非导电膜接合的多个半导体芯片的半导体封装中控制在接合工艺中生成的非导电膜的尾部的形状的技术。[0019] 根据本公开的实施方式的半导体封装包括：第一半导体芯片，其设置在封装基板上并且包括第一贯通电极；第二半导体芯片，其层叠在第一半导体芯片上并且包括第二贯通电极；以及非导电膜，其设置在第一半导体芯片和第二半导体芯片之间的接合区中。这里，通过控制与第一半导体芯片和第二半导体芯片的接合区的横向边缘部分相邻的第一半导体芯片和第二半导体芯片的结构，可有效地控制形成在接合区外部的非导电膜的尾部的形状。由此，包括第一半导体芯片和第二半导体芯片以及非导电膜的半导体封装的结构稳定性可改进。[0020] 在本公开的说明书中，接合区是指当封装基板和半导体芯片接合时在垂直方向上交叠的区域，或者当第一半导体芯片和第二半导体芯片接合时在垂直方向上交叠的区域。[0021] 图1、图2和图3是示意性地示出在制造半导体封装时比较例的层叠半导体芯片的方法的示图。参照图1、图2和图3描述的比较例的半导体芯片的配置可不同于下面参照图6A、图7A、图8A、图9A和图10A以及图6B、图7B、图8B、图9B和图10B描述的实施方式的半导体芯片的配置。[0022] 参照图1，制备第一半导体芯片10和第二半导体芯片20。第一半导体芯片10和第二半导体芯片20可以是相同类型的芯片。即，第一半导体芯片10和第二半导体芯片20可以是具有相同尺寸和相同形状的芯片。[0023] 第一半导体芯片10具有第一芯片主体部分110。第一芯片主体部分110中可包括多个集成电路。例如，第一芯片主体部分110可包括多个有源器件和无源器件。作为示例，第一芯片主体部分110可包括多个电路图案层以及将电路图案层电绝缘的多个绝缘层。另外，第一半导体芯片10包括设置在第一芯片主体部分110内部的贯通电极120以及设置在第一芯片主体部分110的上表面110S1上的第一凸块130。贯通电极120可电连接到第一凸块130。[0024] 同样，第二半导体芯片20具有第二芯片主体部分210。第二半导体芯片20包括设置在第二芯片主体部分210内部的贯通电极220以及设置在第一芯片主体部分210的上表面210S1上的第二凸块230。第二凸块230可各自包括凸块支撑部分232和焊料部分234。贯通电极220可电连接到第二凸块230。[0025] 非导电膜300形成在第二芯片主体部分210的上表面210S1上以覆盖第二凸块230。例如，可通过将单独制备的非导电膜层压在第二芯片主体部分210的上表面210S1上来形成非导电膜300。[0026] 参照图2，在将接合设备30附接在第二半导体芯片20的下表面210S2上之后，使用接合设备30将第二半导体芯片20移动到第一半导体芯片10上。例如，第二半导体芯片20被定位在第一半导体芯片10上方，以使得第二芯片主体部分210的第二凸块230面向设置在第一芯片主体部分110的上表面110S1上的第一凸块130。[0027] 参照图3，对接合设备30施加热和压力以将第二凸块230和第一凸块130彼此接合。此时，第一凸块130和第二凸块230可通过焊料部分234联接。焊料部分234通过所施加的热和压力而转变成焊料接合部分235。[0028] 非导电膜300可将第一半导体芯片10和第二半导体芯片20彼此接合。即，非导电膜300可在第一半导体芯片10和第二半导体芯片20彼此交叠的区域中形成接合区B‑Z。此外，由于接合设备30所施加的热和压力，非导电膜300的部分可被推出接合区B‑Z之外。因此，非导电膜300的尾部300T1和300T2可形成在接合区B‑Z外部。参照图3，第一尾部300T1可形成在第一芯片主体部分110的第一侧壁表面110e1和第二芯片主体部分210的第一侧壁表面210e1外部。另外，第二尾部300T2可形成在第一芯片主体部分110的第二侧壁表面110e2和第二芯片主体部分210的第二侧壁表面210e2外部。第一芯片主体部分110的第一侧壁表面110e1和第二侧壁表面110e2可彼此相反，第二芯片主体部分210的第一侧壁表面210e1和第二侧壁表面210e2可彼此相反。[0029] 此外，如下面参照图4A、图4B、图4C和图5所描述的，根据在将第一半导体芯片10和第二半导体芯片20接合时接合设备30所施加的热和压力，非导电膜300的挤出到接合区B‑Z的外部的第一尾部300T1和第二尾部300T2可具有各种形状。如图3所示，作为示例，第一尾部300T1和第二尾部300T2中的每一个可具有在第一半导体芯片10的上方向(即，z方向)上弯曲的形状。[0030] 图4A、图4B和图4C是示出比较例的在层叠半导体芯片时生成非导电膜的具有各种形状的尾部的工艺的示意图。为了描述方便，图4A、图4B和图4C示出当对上面参照图1至图3描述的第一半导体芯片10和第二半导体芯片20执行接合工艺时，在与第一芯片主体部分110和第二芯片主体部分210的第二侧壁表面110e2和210e2相邻的区域中发生的非导电膜300的改变被放大。尽管图4A、图4B和图4C中未示出，在与第一芯片主体部分110和第二芯片主体部分210的第一侧壁表面110e1和210e1相邻的区域中发生的非导电膜300的改变与在与第二侧壁表面110e2和210e2相邻的区域中发生的非导电膜300的改变基本上相同。另外，为了描述方便，未示出设置在第一芯片主体部分110和第二芯片主体部分210中的贯通电极以及设置在第一芯片主体部分110和第二芯片主体部分210上的凸块。[0031] 参照图4A，在加热至预定温度的接合设备30被附接到第二半导体芯片20之后，第二半导体芯片20可移动到第一半导体芯片10上方的对应位置。然后，接合设备30可对第二半导体芯片20施加压力以将第二半导体芯片20接合到第一半导体芯片10。此时，第二半导体芯片20可在被接合设备30加热的同时接合到第一半导体芯片10。从接合设备30施加到第二半导体芯片20的热和压力可被传递到非导电膜300，并且可在非导电膜300中沿着厚度方向(即，z方向)出现温度梯度。即，非导电膜300的温度可从非导电膜300和第一芯片主体部分110的第一界面300S1直到非导电膜300和第二芯片主体部分210的第二界面300S2增加。因此，非导电膜300的粘度可从非导电膜300和第一芯片主体部分110的第一界面300S1直到非导电膜300和第二芯片主体部分210的第二界面300S2减小。即，非导电膜300的粘度可沿着厚度方向具有梯度。[0032] 当接合设备30将第二半导体芯片20压紧到第一半导体芯片10时，非导电膜300从接合区B‑Z的内部排出到外部的速率可根据温度梯度或粘度梯度而变化。响应于温度梯度或粘度梯度，非导电膜300的移动速度可在第二界面300S2的相邻区域中最高，并且可朝着第一界面300S1减小。在图4A中，非导电膜300的移动速度可沿着非导电膜300的厚度方向被表示为第一至第五移动速度v1、v2、v3、v4和v5。即，非导电膜300的最上部分可具有最快的第一移动速度v1，非导电膜300的最下部分可具有最慢的第五移动速度v5。对于非导电膜300的剩余部分，对应部分的移动速度可从最上部分到最下部分减慢。[0033] 参照图4B，随着接合设备30将第二半导体芯片20压紧到第一半导体芯片10，非导电膜300可被推出到接合区B‑Z之外。结果，非导电膜300的尾部300T2可形成在接合区B‑Z外部。在实施方式中，尽管图4B中未示出，非导电膜300的尾部300T1可形成在接合区B‑Z外部。[0034] 此外，由于从接合设备30施加的压力，非导电膜300可在第一半导体芯片10和第二半导体芯片20之间的接合区B‑Z中经受压应力。在非导电膜300被推出接合区B‑Z之外之后，压应力可被释放，并且可在非导电膜300的压应力被消除的部分中发生分子收缩。因此，由于该收缩，可能发生非导电膜300的一部分局部鼓起的膨胀现象。[0035] 然而，如上所述，非导电膜300的各个位置的移动速度存在差异，因此发生膨胀现象的位置可能不同。作为示例，在图4B中，尾部300T2可包括第一至第三子尾部300a、300b和300c。非导电膜300的具有最快移动速度的最上部分的压应力可在移动直到第二子尾部300b之后被释放，因此，可能由于收缩力F1a和F1b而发生第一膨胀W1。另一方面，非导电膜300的具有最慢移动速度的最下部分的压应力可在第一子尾部300b中被释放，因此，可能由于收缩力F2a和F2b而发生第二膨胀W2。因此，可根据第二尾部300T2的压应力被释放的位置而发生多个不同的膨胀。[0036] 参照图4C，第一膨胀W1和第二膨胀W2可不同地改变第二尾部300T2的形状。作为示例，如所示，当第一膨胀W1比第二膨胀W2占优势或发生得更广泛时，尾部300T2可朝着比第二界面300S2更高的位置弯曲。[0037] 多个膨胀发生的位置和面积可根据非导电膜300的对应部分的移动速度而变化。另外，多个膨胀的程度可根据接合区B‑Z中施加到非导电膜300的对应部分的压应力而变化。因此，非导电膜300的第一尾部300T1和第二尾部300T2可具有不规则的形状。[0038] 图5是示意性地示出根据本公开的比较例的半导体封装的横截面图。参照图5，半导体封装5可包括封装基板510以及层叠在封装基板510上的第一至第六半导体芯片31、32、33、34、35和36。第一至第六半导体芯片31、32、33、34、35和36中的每一个可具有贯通电极，并且可通过凸块接合彼此连接。第一半导体芯片31和封装基板510可通过凸块接合连接。[0039] 半导体封装5可包括设置在位于封装基板510和最下半导体芯片31之间以及第一至第六半导体芯片31、32、33、34、35和36中的两个相邻半导体芯片之间的接合区中的第一至第六非导电膜301、302、303、304、305和306。这里，第一至第六非导电膜301、302、303、304、305和306还可包括设置在接合区外部的相应尾部301T1、301T2、302T1、302T2、303T1、303T2、304T1、304T2、305T1、305T2、306T1和306T2。另外，半导体封装5还可包括覆盖封装基板510上方的第一至第六半导体芯片31、32、33、34、35和36以及第一至第六非导电膜301、302、303、304、305和306的模制层520。[0040] 可通过使用加热的接合设备30使层压有非导电膜300的上半导体芯片移动到封装基板或下半导体芯片上并将上半导体芯片压到封装基板或下半导体芯片来将第一至第六半导体芯片31、32、33、34、35和36层叠在封装基板510上，如上面参照图1至图3所描述的。作为层叠的结果，图5中示出将第一至第六半导体芯片31、32、33、34、35和36接合的非导电膜的尾部的一个形状的示例。[0041] 参照图5，第一至第六非导电膜301、302、303、304、305和306的尾部301T1、301T2、302T1、302T2、303T1、303T2、304T1、304T2、305T1、305T2、306T1和306T2可表现出不均匀的横截面轮廓。具有不均匀横截面轮廓的尾部301T1、301T2、302T1、302T2、303T1、303T2、304T1、304T2、305T1、305T2、306T1和306T2可能导致半导体封装5中的缺陷。[0042] 作为缺陷的示例，当第二非导电膜302的尾部302T1和302T2与第三非导电膜303的尾部303T1和303T2彼此合并时，可形成模制层520未完全填充的空隙V1和V2。作为缺陷的另一示例，在第四非导电膜304的情况下，当尾部304T1向上弯曲时，尾部304T1可能污染第四半导体芯片34。作为另一示例，当多个尾部301T1、301T2、302T1、302T2、303T1、303T2、304T1、304T2、305T1、305T2、306T1和306T2中的至少一个或更多个彼此合并时，可能发生裂纹。上述缺陷具有使半导体封装的结构稳定性和电可靠性劣化的风险。[0043] 下面要描述的本公开的实施方式公开了一种改进将非导电膜作为接合材料施加在半导体芯片之间的半导体封装的结构稳定性和电可靠性的技术构思。[0044] 图6A是示意性地示出根据本公开的实施方式的半导体封装的横截面图，图6B是图6A的半导体封装的区域“A”的放大平面图。[0045] 参照图6A，半导体封装1000可包括封装基板1001、设置在封装基板1001上的第一半导体芯片1010以及层叠在第一半导体芯片1010上的第二半导体芯片1020。尽管为了描述方便在图6A中未示出，半导体封装1000可包括设置在封装基板1001和第一半导体芯片1010之间的接合区B‑Z1以及第一半导体芯片1010和第二半导体芯片1020之间的接合区B‑Z1中的非导电膜。此外，图6B示出设置在第一半导体芯片1010和第二半导体芯片1020之间的接合区B‑Z1中的非导电膜1301。另外，图6A和图6B示出半导体封装1000中沿着x方向的接合区B‑Z1的范围。即，第一半导体芯片1010和第二半导体芯片1020在x方向上彼此交叠的区域的范围被示出为接合区B‑Z1。[0046] 在实施方式中，第一半导体芯片1010和第二半导体芯片1020可以是相同类型的芯片。另外，半导体封装1000还可包括掩埋封装基板1001上方的第一半导体芯片1010和第二半导体芯片1020以及非导电膜的模制层1100。[0047] 封装基板1001不受具体限制，只要其执行安装半导体芯片的功能即可。封装基板1001可包括印刷电路板、中介层、半导体基板、陶瓷基板、聚合物基板等。封装基板1001可在一个表面上包括用于接合到第一半导体芯片1010的连接凸块1002。[0048] 第一半导体芯片1010可具有第一芯片主体部分1011。第一芯片主体部分1011中可包括多个集成电路。作为示例，第一芯片主体部分1011可包括多个有源器件和无源器件。例如，第一芯片主体部分1011可包括多个电路图案层以及用于将电路图案层电绝缘的多个绝缘层。另外，第一半导体芯片1010可包括设置在第一芯片主体部分1011内部的第一贯通电极1012以及分别设置在第一芯片主体部分1011上和第一芯片主体部分1011下的第一上凸块1013和第一下凸块1014。第一贯通电极1012可电连接到第一上凸块1013和第一下凸块1014。定位在各个第一下凸块1014的一端的第一焊料层1015可接合到封装基板1001的连接凸块1002。此外，第一芯片主体部分1011可具有定位在横向方向(即，x方向)上的一个边缘部分中的第一侧壁表面1011e1以及定位在与所述一个边缘部分相反的另一边缘部分中的第二侧壁表面1011e2。[0049] 第二半导体芯片1020可具有第二芯片主体部分1021。第二芯片主体部分1021中可包括多个集成电路。作为示例，第二芯片主体部分1021可包括多个有源器件和无源器件。例如，第二芯片主体部分1021可包括多个电路图案层以及用于将电路图案层电绝缘的多个绝缘层。另外，第二半导体芯片1020可包括设置在第二芯片主体部分1021内部的第二贯通电极1022以及分别设置在第二芯片主体部分1021上和第二芯片主体部分1021下的第二上凸块1023和第二下凸块1024。第二贯通电极1022可电连接到第二上凸块1023和第二下凸块1024。定位在各个第二下凸块1024的一端的第二焊料层1025可接合到第一半导体芯片1010的第一上凸块1013。此外，第二芯片主体部分1021可具有定位在横向方向(例如，x方向)上的一个边缘部分中的第一侧壁表面1021e1以及定位在与所述一个边缘部分相反的另一边缘部分中的第二侧壁表面1021e2。[0050] 参照图6A，在接合区B‑Z1的横向方向(例如，x方向)上的两个边缘部分处，第一半导体芯片1010的边缘部分可基于第二半导体芯片1020的第一侧壁表面1021e1和第二侧壁表面1021e2的边缘部分在横向方向上凹陷。因此，第一芯片主体部分1011的第一侧壁表面1011e1和第二侧壁表面1011e2可在第一芯片主体部分1011的内方向上分别与第二芯片主体部分1021的第一侧壁表面1021e1和第二侧壁表面1021e2间隔开第一长度d1和第二长度d2。在实施方式中，第一长度d1和第二长度d2可相同。在实施方式中，当第一半导体芯片1010和第二半导体芯片1020具有相同的尺寸时，第一半导体芯片1010的最外虚设区域的一部分可沿着厚度方向(即，z方向)分别被去除第一长度d1和第二长度d2，使得可在第一半导体芯片1010中形成凹陷1011R。[0051] 参照图6B，通过以上面参照图1至图3描述的基本上相同的方式将第一半导体芯片1010和第二半导体芯片1020接合，非导电膜1301可包括形成为从接合区B‑Z1的横向边缘部分延伸到接合区B‑Z1的外部的尾部1301T。此外，与上面参照图4A至图4C描述的比较例的非导电膜300的与第一界面300S1相邻的部分相比，非导电膜1301的与第一半导体芯片1011的第一界面1301S1相邻的部分可更快速地被排出到接合区B‑Z1的外部。因此，在非导电膜1301的尾部1301T1的与实施方式的第一界面1301S1相邻的部分中，由于比与第二芯片主体部分1021的第二界面1301S2相邻的部分更早地释放压应力，所以可首先发生膨胀。另外，尾部1301T1的与第一界面1301S1相邻的部分中发生的膨胀可比与第二界面1301S2相邻的部分中发生的膨胀更占优势地进行，因此，与第一界面1301S1相邻的部分中发生的膨胀可确定尾部1301T1的总体弯曲形状。如图6B所示，尾部1301T1可基于第一界面1301S1的界面水平L1向下弯曲。作为示例，尾部1301T1可在重力方向上弯曲。例如，在这种情况下，尾部1301T1可在重力方向上朝着封装基板1001弯曲。此时，第一半导体芯片1011是非导电膜300接触的下半导体芯片，第二半导体芯片1021是非导电膜300接触的上半导体芯片。[0052] 根据本公开的实施方式，在第一半导体芯片和第二半导体芯片依次层叠在封装基板上的半导体封装中，与第二半导体芯片相比，第一半导体芯片可在边缘区域中具有凹陷。凹陷可有效地控制从第一半导体芯片和第二半导体芯片之间的接合区向外延伸的非导电膜的尾部的形状。[0053] 图7A是示意性地示出根据本公开的另一实施方式的半导体封装的横截面图，图7B是图7A的半导体封装的区域“B”的放大平面图。[0054] 参照图7A，半导体封装2000可包括封装基板1001以及依次层叠在封装基板1001上的第一至第四半导体芯片2010、2020、2030和2040。尽管为了描述方便在图7A中未示出，半导体封装2000可包括设置在封装基板1001和第一半导体芯片2010之间的接合区B‑Z2以及第一至第四半导体芯片2010、2020、2030和2040中的两个相邻半导体芯片之间的接合区B‑Z2中的非导电膜。图7A和图7B示出半导体封装2000中沿着x方向的接合区B‑Z2的范围。此外，图7B作为示例示出设置在第一半导体芯片2010和第二半导体芯片2020之间的接合区B‑Z2中的非导电膜2301。在实施方式中，第一至第四半导体芯片2010、2020、2030和2040可以是相同类型的芯片。即，第一至第四半导体芯片2010、2020、2030和2040中的每一个可具有相同的配置。另外，半导体封装2000还可包括用于掩埋封装基板1001上方的第一至第四半导体芯片2010、2020、2030和2040以及非导电膜的模制层1100。[0055] 第一半导体芯片2010可包括第一芯片主体部分2011。第一芯片主体部分2011中可包括多个集成电路。作为示例，第一芯片主体部分2011可包括多个有源器件和无源器件。例如，第一芯片主体部分2011可包括多个电路图案层以及用于将电路图案层电绝缘的多个绝缘层。另外，第一半导体芯片2010可包括设置在第一芯片主体部分2011中的第一贯通电极2012以及分别设置在第一芯片主体部分2011上和第一芯片主体部分2011下的第一上凸块2012和第一下凸块2014。第一贯通电极2012可电连接到第一上凸块2012和第一下凸块2014。定位在各个第一下凸块2014的一端的第一焊料层可接合到封装基板1001的连接凸块1002。[0056] 参照图7B，在第一半导体芯片2010和第二半导体芯片2020的接合区B‑Z2的侧边缘部分处，第一半导体芯片2010可具有由在第一半导体芯片2010的内方向上与非导电膜层2301接触的第一界面2301S1(即，在第一中空部分2011h外部的第一芯片主体部分2011的上表面)形成的第一中空部分2011h。第一中空部分2011h可形成在第一半导体芯片2010的边缘部分上。第一中空部分2011h可具有“L”形状或阶梯形状。第一中空部分2011h可包括侧壁表面2011w1和底表面2011w2。第一中空部分2011h的底表面2011w2可连接到第一芯片主体部分2011的侧壁表面2011e。第一中空部分2011h的侧壁表面2011w1可具有垂直于第一界面2301S1的倾斜角度α1。第一中空部分2011h可具有沿着侧壁表面2011w1的深度d3，并且可具有沿着底表面2011w2的宽度d4。[0057] 参照图7B，第一半导体芯片1010和第二半导体芯片1020可使用与上面参照图1至图3描述的方法基本上相同的方法来接合，以使得非导电膜2301可包括从接合区B‑Z2的横向边缘部分延伸到接合区B‑Z2的外部的尾部2301T。此外，与上面参照图4A至图4C描述的比较例的非导电膜300的与第一界面300S1相邻的部分相比，非导电膜2301的与第一半导体芯片2010的第一界面2301S1相邻的部分可通过由第一中空部分2011h进一步延伸的路径被快速地排出到接合区B‑Z2的外部。因此，在尾部2301T的与第一界面2301S1相邻的部分中，可比与第二半导体芯片2020的第二界面2301S2相邻的部分更快速地释放压应力，因此，可首先发生膨胀。另外，尾部2301T的与第一界面2301S1相邻的部分中发生的膨胀形成为比与第二界面2301S2相邻的部分中发生的膨胀占优势，以使得尾部2301T的整个弯曲形状可形成为基于第一界面2301S1的界面水平L2向下弯曲。作为示例，尾部2301T可在重力方向上弯曲。例如，在这种情况下尾部2301T可在重力方向上朝着封装基板1001弯曲。[0058] 同样，第二至第四半导体芯片2020、2030和2040中的每一个可具有与第一半导体芯片2010相同的配置。作为示例，第二至第四半导体芯片2020、2030和2040可分别具有第二至第四芯片主体部分2021、2031和2041。第二至第四半导体芯片2020、2030和2040可分别具有第二至第四贯通电极、第二至第四上凸块以及第二至第四下凸块。第二至第四焊料层2025、2035和2045可分别将第一上凸块和第二下凸块、第二上凸块和第三下凸块以及第三上凸块和第四下凸块接合。[0059] 第二至第四半导体芯片2020、2030和2040可分别在相应边缘区域上方具有第二至第四中空部分2021h、2031h和2041h。中空部分2021h、2031h和2041h中的每一个的配置可与第一中空部分2011h基本上相同。第一至第四半导体芯片2010、2020、2030和2040具有第一至第四中空部分2010h、2021h、2031h和2041h，以使得第一半导体芯片2010和第二半导体芯片2020之间的非导电膜的尾部、第二半导体芯片2020和第三半导体芯片2030之间的非导电膜的尾部以及第三半导体芯片2030和第四半导体芯片2040之间的非导电膜的尾部可被控制为以基本上相同的形状弯曲。即，尾部可在基本上相同的方向(例如，重力方向)上弯曲。[0060] 此外，尽管参照图7A和图7B描述了四个半导体芯片2010、2020、2030和2040层叠在封装基板1001上的半导体封装2000，但是层叠的半导体芯片的数量可未必限于四个，可应用其它各种数量。[0061] 如上所述，根据本公开的实施方式，在多个半导体芯片层叠在封装基板上以在上下方向上彼此交叠的半导体封装中，多个半导体芯片可在边缘部分上方具有中空部分。可通过中空部分有效地控制从多个半导体芯片之间的接合区向外延伸的非导电膜的尾部的形状。[0062] 图8A是示意性地示出根据本公开的另一实施方式的半导体封装的横截面图，图8B是图8A的半导体封装的区域“C”的放大平面图。[0063] 参照图8A，除了分别形成在第一至第四半导体芯片3010、3020、3030和3040的边缘区域上方的第一至第四中空部分3011h、3021h、3031h和3041h之外，半导体封装3000可具有与上面参照图7A和图7B描述的半导体封装2000基本上相同的配置。作为示例，设置在第一至第四半导体芯片3010、3020、3030和3040的第一至第四芯片主体部分3011、3021、3031和3041中/上/下方的第一至第四贯通电极3012、3022、3032和3042、第一至第四上凸块3013、3023、3033和3043、第一至第四下凸块3014、3024、3034和3044以及第一至第四焊料层3015、3025、3035和3045可与设置在上面参照图7A和图7B描述的第一至第四半导体芯片2010、2020、2030和2040的第一至第四芯片主体部分2011、2021、2031和2041中/上/下方的第一至第四贯通电极2012、2022、2032和2042、第一至第四上凸块2013、2023、2033和2043、第一至第四下凸块2014、2024、2034和2044以及第一至第四焊料层2015、2025、2035和2045基本上相同。[0064] 在实施方式中，第一至第四半导体芯片3010、3020、3030和3040的第一至第四中空部分3011h、3021h、3031h和3041h可具有彼此相同的配置。例如，图8B示出第一半导体芯片3010的第一中空部分3011h。[0065] 参照图8B，第一中空部分3011h可形成在第一半导体芯片3010的边缘区域上。第一中空部分3011h可具有侧壁表面3011w1和底表面3011w2。第一中空部分3011h的底表面3011w2可连接到第一芯片主体部分3011的侧壁表面3011e。第一中空部分3011h的侧壁表面3011w1可具有不垂直于第一界面3301S1(即，在第一中空部分3011h外部的第一芯片主体部分3011的上表面)的倾斜角度α2。例如，倾斜角度α2可大于90°且小于180°。第一中空部分3011h可在垂直于底表面3011w2的方向上具有深度d5并且在平行于底表面3011w2的方向上具有宽度d6。[0066] 通过以上面参照图1至图3描述的基本上相同的方式将第一半导体芯片3010和第二半导体芯片3020接合，非导电膜3301可包括从接合区B‑Z3的横向边缘部分延伸到接合区B‑Z3的外部的尾部3301T。此外，与非导电膜300的与上面参照图4A至图4C描述的第一界面300S1相邻的部分相比，非导电膜3301的与第一半导体芯片3010的第一界面3301S1相邻的部分可通过由第一中空部分3011h延伸的路径更快地排出。[0067] 在实施方式中，第一中空部分3011h的侧壁表面3011w1具有不垂直于第一接合表面3301S的倾斜角度α2，以使得当非导电膜3301通过接合设备30所施加的压力在横向方向上移动时，可防止在与第一中空部分3011相邻的区域中发生非导电膜3301的湍流。由此，可进一步控制尾部3301T基于第一界面3301S1的界面水平L3均匀地向下弯曲。[0068] 同样，第二至第四半导体芯片3020、3030和3040中的每一个可具有与第一半导体芯片3010基本上相同的配置。第二至第四半导体芯片3020、3030和3040可分别在边缘区域上具有第二至第四中空部分3021h、3031h和3041h。第二至第四中空部分3021h、3031h和3041h的配置可与第一半导体芯片3010的第一中空部分3011h的配置基本上相同。第一至第四半导体芯片3010、3020、3030和3040分别具有配置基本上相同的第一至第四中空部分3011h、3021h、3031h和3041h，以使得可控制第一半导体芯片3010和第二半导体芯片3020之间的非导电膜的尾部、第二半导体芯片3020和第三半导体芯片3030之间的非导电膜的尾部以及第三半导体芯片3030和第四半导体芯片3040之间的非导电膜的尾部以基本上相同的形状弯曲。即，尾部可在基本上相同的方向(例如，重力方向)上弯曲。[0069] 此外，尽管参照图8A和图8B描述了四个半导体芯片3010、3020、3030和3040层叠在封装基板1001上的半导体封装3000，但是层叠的半导体芯片的数量可未必限于四个，可应用其它各种数量。[0070] 图9A是示意性地示出根据本公开的另一实施方式的半导体封装的横截面图，图9B是图9A的半导体封装的区域“D”的放大平面图。[0071] 参照图9A，除了还包括分别形成在第一至第四半导体芯片4010、4020、4030和4040的边缘区域下方的第一至第四突起4011p、4021p、4031p和4041p的配置之外，半导体封装4000可具有与上面参照图7A和图7B描述的半导体封装2000基本上相同的配置。作为示例，第一至第四半导体芯片4010、4020、4030和4040的第一至第四芯片主体部分4011、4021、4031和4041的第一至第四贯通电极4012、4022、4032和4042、第一至第四上凸块4013、4023、4033和4043、第一至第四下凸块4014、4024、4034和4044、第一至第四焊料层4015、4025、4035和4045以及第一至第四中空部分4011h、4021h、4031h和4041h可与上面参照图7A和图7B描述的第一至第四半导体芯片2010、2020、2030和2040的第一至第四芯片主体部分2011、2021、2031和2041的第一至第四贯通电极2012、2022、2032和2042、第一至第四上凸块2013、2023、2033和2043、第一至第四下凸块2014、2024、2034和2044、第一至第四焊料层2015、2025、2035和2045以及第一至第四中空部分2011h、2021h、2031h和2041h基本上相同。[0072] 在实施方式中，第一至第四半导体芯片4010、4020、4030和4040的第一至第四突起4011p、4021p、4031p和4041p可具有彼此基本上相同的配置。例如，图9B示出第二半导体芯片4020的第二突起4021p。[0073] 参照图9B，第二突起4021p可形成在第二半导体芯片4020的边缘区域下方。即，第二半导体芯片4020包括从与非导电膜4301接触的第二界面4301S2(第二半导体芯片4020的下表面)在非导电膜4301的内方向上延伸的第二突起4021p。第二突起4021p可包括侧壁表面4021w1和底表面4021w2。第二突起4021p的底表面4021w2可连接到第二芯片主体部分4021的侧壁表面4021e。第二突起4021p的侧壁表面4021w1可具有垂直于第二界面4的倾斜角度β1。第二突起4021p可在垂直于底表面4021w2的方向上具有长度d7，并且可在平行于底表面4021w2的方向上具有宽度d8。[0074] 此外，第一半导体芯片4010的第一中空部分4011h可设置在与第二半导体芯片4020的第二突起4021p对应的位置处。第一中空部分4011h可形成为沿着z方向面向第二突起4021p。第一中空部分4011h可具有侧壁表面4011w1和底表面4011w2。第一中空部分4011h的底表面4011w2可连接到第一芯片主体部分4011的侧壁表面4011e。第一中空部分4011h的侧壁表面4011w1可具有垂直于第一界面4301S1(即，在第一中空部分4011h外部的第一芯片主体部分4011的上表面)的倾斜角度α3。第一中空部分4011h可在垂直于底表面4011w2的方向上具有深度d9，并且可在平行于底表面4011w2的方向上具有宽度d10。[0075] 参照图9B，第一半导体芯片4010和第二半导体芯片4020以上面参照图1至图3描述的基本上相同的方式接合，以使得非导电膜4301可包括从接合区B‑Z4的横向边缘延伸到接合区B‑Z4的外部的尾部4301T。此外，当接合设备30施加压力时，与上面参照图4A至图4C描述的比较例的非导电膜300的与第一界面300S1相邻的部分相比，非导电膜4301的与第一半导体芯片4010的第一界面4301S1相邻的部分可通过第一中空部分4011h沿着更宽的路径被更快速地排出到接合区B‑Z4的外部。另外，与上面参照图4A至图4C描述的比较例的非导电膜层300的与第二界面300S2相邻的部分相比，由于第二突起用作障碍，所以非导电膜层4301的与第二半导体芯片4020的第二界面4301S2相邻的部分可被缓慢地排出到接合区B‑Z4的外部。[0076] 因此，非导电膜4301的与第一半导体芯片4010的第一界面4301S1相邻的部分的压应力可比与第二半导体芯片4020的第二界面4301S2相邻的部分更快速地释放，并且可更快速地发生膨胀。另外，在非导电膜4301的与第一界面4301S1相邻的部分处发生的膨胀可形成为优于在与第二界面4301S2相邻的部分处发生的膨胀。结果，可有效地控制尾部4301T的总体弯曲形状基于第一界面4301S1的界面水平L4指向下。作为示例，尾部4301T可在重力方向上弯曲。在实施方式中，尾部4301T可在重力方向上朝着封装基板1001弯曲。[0077] 在实施方式中，第一至第四半导体芯片4010、4020、4030和4040可具有基本上相同的配置。即，第一至第四半导体芯片4010、4020、4030和4040中的每一个可分别在相应边缘区域上方和下方具有配置相同的第一至第四中空部分4011h、4021h、4031h和4041h以及配置相同的第一至第四突起4011p、4021p、4031p和4041p。[0078] 在实施方式中，第一至第四半导体芯片4010、4020、4030和4040还包括配置基本上相同的第一至第四突起，以使得可更有效地控制第一半导体芯片4010和第二半导体芯片4020之间的非导电膜的尾部、第二半导体芯片4020和第三半导体芯片4030之间的非导电膜的尾部、第三半导体芯片4030和第四半导体芯片4040之间的非导电膜的尾部的弯曲。[0079] 此外，尽管参照图9A和图9B描述了四个半导体芯片4010、4020、4030和4040层叠在封装基板1001上的半导体封装4000，但是层叠的半导体芯片的数量可未必限于四个，可应用其它各种数量。[0080] 图10A是示意性地示出根据本公开的另一实施方式的半导体封装的横截面图，图10B是图10A的半导体封装的区域“E”的放大平面图。[0081] 参照图10A，除了分别设置在第一至第四半导体芯片5010、5020、5030和5040的边缘区域上和下方的第一至第四中空部分5011h、5021h、5031h和5041h和第一至第四突起5011p、5021p、5031p和5041p的配置之外，半导体封装5000可具有与上面参照图9A和图9B描述的半导体封装4000基本上相同的配置。作为示例，第一至第四半导体芯片5010、5020、5030和5040的第一至第四芯片主体部分5011、5021、5031和5041的第一至第四贯通电极5012、5022、5032和5042、第一至第四上凸块5013、5023、5033和5043、第一至第四下凸块5014、5024、5034和5044以及第一至第四焊料层5015、5025、5035和5045可具有与上面参照图9A和图9B描述的第一至第四半导体芯片4010、4020、4030和4040的第一至第四芯片主体部分4011、4021、4031和4041的第一至第四贯通电极4012、4022、4032和4042、第一至第四上凸块4013、4023、4033和4043以及第一至第四焊料层4015、4025、4035和4045基本上相同的配置。[0082] 在实施方式中，第一至第四中空部分5011h、5021h、5031h和5041h可具有彼此基本上相同的配置，并且第一至第四突起5011p、5021p、5031p和5041p可具有彼此基本上相同的配置。作为示例，图10B示出第一半导体芯片5010的第一中空部分5011h和第二半导体芯片5020的第二突起5021p。[0083] 参照图10B，第一中空部分5011h可设置在第一半导体芯片5010的边缘区域上方，并且第二突起5021p可设置在第二半导体芯片5020的边缘区域下方。第一中空部分5011h和第二突起5021p可形成为沿着z方向面向彼此。[0084] 第一中空部分5011h可具有侧壁表面5011w1和底表面5011w2。第一中空部分5011h的底表面5011w2可连接到第一芯片主体部分5011的侧壁表面5011e。第一中空部分5011h的侧壁表面5011w1可具有不垂直于第一界面5301S1(即，第一中空部分5011h外部的第一芯片主体部分5011的上表面)的倾斜角度α4。第一中空部分5011h可在垂直于底表面5011w2的方向上具有深度d11并且在平行于底表面5011w2的方向上具有宽度d12。[0085] 第二突起5021p可具有侧壁表面5021w1和底表面5021w2。第二突起5021p的底表面5021w2可连接到第二芯片主体部分5021的侧壁表面5021e。第二突起5021p的侧壁表面5021w1可具有不垂直于与非导电膜5301接触的第二界面5301S2(第二芯片主体部分5021的下表面)的倾斜角度β2。倾斜角度β2可大于90°且小于180°。第二突起5021p可在垂直于底表面5021w2的方向上具有深度d13并且在平行于底表面5021w2的方向上具有宽度d14。[0086] 参照图10B，第一半导体芯片5010和第二半导体芯片5020可按照上面参照图1至图3描述的基本上相同的方式接合，以使得非导电膜5301可包括从接合表面B‑Z5的横向边缘部分延伸到接合区B‑Z5的外部的尾部5301T。此外，与上面参照图4A至图4C描述的比较例的非导电膜300的与第一界面300S1相邻的部分相比，非导电膜5301的与第一半导体芯片5010的第一界面5301S1相邻的部分可通过第一中空部分5011h沿着更宽的路径被更快速地排出到接合区B‑Z5的外部。另外，与上面参照图4A至图4C描述的比较例的非导电膜层300的与第二界面300S2相邻的部分相比，由于第二突起5021p用作障碍，所以非导电膜层5301的与第二半导体芯片5020的第二界面5302S2相邻的部分可被缓慢地排出到接合区B‑Z5的外部。[0087] 在实施方式中，第一中空部分5011h的侧壁表面5011w1具有不垂直于第一接合表面5301S1的倾斜角度α4，并且第二突起5021p的侧壁表面5021w1具有不垂直于第二接合表面5302S2的倾斜角度β2，以使得当非导电膜5301由于接合设备30所施加的压力而在横向方向上移动时，可防止在与第一中空部分5011h相邻的区域以及与第二突起5321p相邻的区域中发生非导电膜5301的湍流。结果，可进一步控制尾部5301T基于第一界面5301S1的界面水平L5均匀地向下弯曲。[0088] 在实施方式中，第一至第四半导体芯片5010、5020、5030和5040可具有基本上相同的配置。即，第一至第四半导体芯片5010、5020、5030和5040中的每一个可分别在各个边缘区域的上部和下部具有配置相同的第一至第四中空部分5011h、5021h、5031h和5041h以及配置相同的第一至第四突起5011p、5021p、5031p和5041p。[0089] 在实施方式中，第一至第四半导体芯片5010、5020、5030和5040的第一至第四中空部分5011h、5021h、5031h和5041h和第一至第四突起5011p、5021p、5031p和5041p的侧壁表面各自具有不垂直于对应的第一至第四半导体芯片5010、5020、5030和5040的倾斜角度，以使得可更有效地控制第一半导体芯片5010和第二半导体芯片5020之间的非导电膜的尾部、第二半导体芯片5020和第三半导体芯片5030之间的非导电膜的尾部、第三半导体芯片5030和第四半导体芯片5040之间的非导电膜的尾部的弯曲。[0090] 此外，尽管参照图10A和图10B描述了四个半导体芯片5010、5020、5030和5040层叠在封装基板1001上的半导体封装5000，但是层叠的半导体芯片的数量可未必限于四个，可应用其它各种数量。[0091] 上面出于例示性目的公开了实施方式。本领域普通技术人员将理解，在不脱离所附权利要求中公开的概念的范围和精神的情况下，可进行各种修改、添加和替换。[0092] 相关申请的交叉引用[0093] 本申请要求2019年11月21日提交的韩国专利申请No.10‑2019‑0150812的优先权，其整体通过引用并入本文。

专利地区：韩国

专利申请日期：2020-07-24

专利公开日期：2024-07-26

专利公告号：CN112825311B