阻抗校准方法及阻抗校准系统发明专利

专利名称：阻抗校准方法及阻抗校准系统

专利类型：发明专利

专利申请号：CN202111255429.1

专利申请（专利权）人：上海安路信息科技股份有限公司
权利人地址：上海市虹口区纪念路500号5幢202室

专利发明（设计）人：张浩

专利摘要：本发明提供了一种阻抗校准方法，包括将第二阻抗调节单元的控制参数作为第一调节控制参数，将第一调节控制参数作为第三阻抗调节单元的控制参数，将第四阻抗调节单元的控制参数作为第二调节控制参数，将第二调节控制参数作为第一阻抗调节单元的控制参数和第四阻抗调节单元的控制参数，使得所述第一阻抗调节单元的输出电压与电源电压的比例不随温度、工艺误差以及电源电压的变化而变化，将第二阻抗调节单元的控制参数作为第三调节控制参数，第三调节控制参数作为第三阻抗调节单元的控制参数，将第四阻抗调节单元的控制参数作为第四调节控制参数，提高了阻抗校准的准确性。本发明还提供了一种实现阻抗校准方法的阻抗校准系统。

主权利要求：
1.一种阻抗校准方法，用于对高速发射电路进行阻抗校准，其特征在于，包括以下步骤：
S0：提供阻抗校准电路，所述阻抗校准电路包括第一阻抗调节单元、第二阻抗调节单元、第三阻抗调节单元、第四阻抗调节单元、电阻单元、第一电阻、比较器单元、第一开关单元和第二开关单元，所述第一阻抗调节单元、所述电阻单元和所述比较器单元的负相输入端均与所述第一开关单元连接，所述第二阻抗调节单元、第三阻抗调节单元、所述第四阻抗调节单元、第一电阻和所述比较器单元正相输入端均与所述第二开关单元连接，所述第三阻抗调节单元与所述第一电阻的一端连接，所述第二阻抗调节单元、所述第四阻抗调节单元均和所述第一电阻的另一端连接；
S1：调节所述第一开关单元，以使所述第一阻抗调节单元和所述电阻单元均与所述比较器单元的负相输入端连通，调节所述第二开关单元，以使所述第二阻抗调节单元、所述第三阻抗调节单元、所述四阻抗调节单元和所述第一电阻均与所述比较器单元的正相输入端连通，调节所述第一阻抗调节单元的控制参数和所述第四阻抗调节单元的控制参数，以将所述第一阻抗调节单元和所述第四阻抗调节单元均调节到目标阻抗，调节所述第三阻抗调节单元的控制参数，以将所述第三阻抗调节单元调节到最大阻抗；
S2：调节所述第二阻抗调节单元的控制参数，以调节所述第二阻抗调节单元的阻抗，直至所述比较器单元输出校准完成信号，然后将所述第二阻抗调节单元的控制参数作为第一调节控制参数；
S3：调节所述第一开关单元，以使所述电阻单元和所述比较器单元的负相输入端连通，所述第一阻抗调节单元与所述比较器单元的负相输入端断开连接，调节所述第二开关单元，以使所述第一电阻的一端与所述比较器单元的正相输入端连通，所述第一电阻的另一端与所述比较器单元的正相输入端断开连接，将所述第一调节控制参数作为所述第三阻抗调节单元的控制参数，以调节所述第三阻抗调节单元的阻抗，调节所述第二阻抗调节单元的控制参数，以将所述第二阻抗调节单元调节到最大阻抗；
S4：调节所述第四阻抗调节单元的控制参数，以调节所述第四阻抗调节单元的阻抗，直至所述比较器单元输出校准完成信号，然后将所述第四阻抗调节单元的控制参数作为第二调节控制参数；
S5：调节所述第一开关单元，以使所述电阻单元和所述第一阻抗调节单元均与所述比较器单元的负相输入端连通，调节所述第二开关单元，以使所述第一电阻的一端和所述第一电阻的另一端均与所述比较器单元的正相输入端连通，将所述第二调节控制参数作为所述第一阻抗调节单元的控制参数和所述第四阻抗调节单元的控制参数，以调节所述第一阻抗调节单元的阻抗和所述第四阻抗调节单元的阻抗，调节所述第三阻抗调节单元的控制参数，以将所述第三阻抗调节单元调节到最大阻抗；
S6：调节所述第二阻抗调节单元的控制参数，以调节所述第二阻抗调节单元的阻抗，直至所述比较器单元输出标准完成信号，然后将所述第二阻抗调节单元的控制参数作为第三调节控制参数；
S7：调节所述第一开关单元，以使所述电阻单元和所述比较器单元的负相输入端连通，所述第一阻抗调节单元与所述比较器单元的负相输入端断开连接，调节所述第二开关单元，以使所述第一电阻的一端和所述比较器单元的正相输入端连通，所述第一电阻的另一端和所述比较器单元的正相输入端断开连接，将所述第三调节控制参数作为所述第三阻抗调节单元的控制参数，以调节所述第三阻抗调节单元的阻抗，调节所述第二阻抗调节单元的控制参数，以将所述第二阻抗调节单元调节到最大阻抗；
S8：调节所述第四阻抗调节单元的控制参数，以调节所述第四阻抗调节单元的阻抗，直至所述比较器单元输出校准完成信号，然后将所述第四阻抗调节单元的控制参数作为第四调节控制参数，通过所述第三调节控制参数和所述第四调节控制参数调节所述高速发射电路，以实现对所述高速发射电路的阻抗校准。
2.根据权利要求1所述的阻抗校准方法，其特征在于，所述步骤S3还包括：调节所述第一阻抗调节单元的控制参数，以将所述第一阻抗调节单元调节到最小阻抗。
3.根据权利要求1所述的阻抗校准方法，其特征在于，所述步骤S7还包括：调节所述第一阻抗调节单元的控制参数，以将所述第一阻抗调节单元调节到最小阻抗。
4.根据权利要求1所述的阻抗校准方法，其特征在于，所述调节所述第一阻抗调节单元的控制参数，以将所述第一阻抗调节单元调节到最小阻抗，包括：所述第一阻抗调节单元的控制参数为四位的二进制数值，调节所述第三阻抗调节单元的控制参数为最小值，以将所述第一阻抗调节单元调节到最小阻抗。
5.根据权利要求1所述的阻抗校准方法，其特征在于，所述调节所述第二阻抗调节单元的控制参数，以调节所述第二阻抗调节单元的阻抗，包括：所述第二阻抗调节单元的控制参数为四位的二进制数值，将所述第二阻抗调节单元的控制参数自大到小调节，以调节所述第二阻抗调节单元的阻抗。
6.根据权利要求1所述的阻抗校准方法，其特征在于，所述调节所述第四阻抗调节单元的控制参数，以调节所述第四阻抗调节单元的阻抗，包括：所述第四阻抗调节单元的控制参数为四位的二进制数值，将所述第四阻抗调节单元的控制参数自大到小调节，以调节所述第四阻抗调节单元的阻抗。
7.根据权利要求1所述的阻抗校准方法，其特征在于，调节所述第三阻抗调节单元的控制参数，以将所述第三阻抗调节单元调节到最大阻抗，包括：所述第三阻抗调节单元的控制参数为四位的二进制数值，调节所述第三阻抗调节单元的控制参数为最大值，以将所述第三阻抗调节单元调节到最大阻抗。
8.一种阻抗校准系统，其特征在于，包括阻抗校准电路和逻辑控制模块，所述阻抗校准电路包括第一阻抗调节单元、第二阻抗调节单元、第三阻抗调节单元、第四阻抗调节单元、电阻单元、第一电阻、比较器单元、第一开关单元和第二开关单元，所述第一阻抗调节单元、所述电阻单元和所述比较器单元的负相输入端均与所述第一开关单元连接，所述第二阻抗调节单元、第三阻抗调节单元、所述第四阻抗调节单元、第一电阻和所述比较器单元正相输入端均与所述第二开关单元连接，所述第三阻抗调节单元与所述第一电阻的一端连接，所述第二阻抗调节单元、所述第四阻抗调节单元均和所述第一电阻的另一端连接，所述逻辑控制模块用于根据如权利要求1 7任意一项所述的阻抗校准方法调节所述第一开关单元、~所述第二开关单元以及调节所述第一阻抗调节单元的控制参数、所述第二阻抗调节单元的控制参数、所述第三阻抗调节单元的控制参数、所述第四阻抗调节单元的控制参数、所述电阻单元的控制参数和所述比较器单元的控制参数。 说明书 : 阻抗校准方法及阻抗校准系统技术领域[0001] 本发明涉及阻抗校准技术领域，尤其涉及一种阻抗校准方法及阻抗校准系统。背景技术[0002] 由于高速信号在传输过程中存在反射，高速发射电路输出阻抗必须与外部传输线特征阻抗进行匹配。当外部传输线特征阻抗为50Ohm时，高速发射电路输出阻抗越接近50Ohm，越能降低反射，提高信号质量。高速发射电路中的输出阻抗由金属氧化物半导体场效应晶体管（Metal‑Oxide‑SemiconductorField‑EffectTransistor，MOSFET）和电阻构成，在芯片制作过程中，由于工艺误差的存在，高速发射电路的输出阻抗会发生偏差。此外，MOSFET的阻抗还会受到电源电压的影响，因此，在芯片制作完成后由于电源电压和工艺偏差的存在使的输出阻抗偏离50Ohm。[0003] 因此，有必要提供一种新型的阻抗校准方法及阻抗校准系统以解决现有技术中存在的上述问题。发明内容[0004] 本发明的目的在于提供一种阻抗校准方法及阻抗校准系统，以提高阻抗校准的准确性。[0005] 为实现上述目的，本发明的所述阻抗校准方法，用于对高速发射电路进行阻抗校准，包括以下步骤：[0006] S0：提供阻抗校准电路，所述阻抗校准电路包括第一阻抗调节单元、第二阻抗调节单元、第三阻抗调节单元、第四阻抗调节单元、电阻单元、第一电阻、比较器单元、第一开关单元和第二开关单元，所述第一阻抗调节单元、所述电阻单元和所述比较器单元的负相输入端均与所述第一开关单元连接，所述第二阻抗调节单元、第三阻抗调节单元、所述第四阻抗调节单元、第一电阻和所述比较器单元正相输入端均与所述第二开关单元连接，所述第三阻抗调节单元与所述第一电阻的一端连接，所述第二阻抗调节单元、所述第四阻抗调节单元均和所述第一电阻的另一端连接；[0007] S1：调节所述第一开关单元，以使所述第一阻抗调节单元和所述电阻单元均与所述比较器单元的负相输入端连通，调节所述第二开关单元，以使所述第二阻抗调节单元、所述第三阻抗调节单元、所述四阻抗调节单元和所述第一电阻均与所述比较器单元的正相输入端连通，调节所述第一阻抗调节单元的控制参数和所述第四阻抗调节单元的控制参数，以将所述第一阻抗调节单元和所述第四阻抗调节单元均调节到目标阻抗，调节所述第三阻抗调节单元的控制参数，以将所述第三阻抗调节单元调节到最大阻抗；[0008] S2：调节所述第二阻抗调节单元的控制参数，以调节所述第二阻抗调节单元的阻抗，直至所述比较器单元输出校准完成信号，然后将所述第二阻抗调节单元的控制参数作为第一调节控制参数；[0009] S3：调节所述第一开关单元，以使所述电阻单元和所述比较器单元的负相输入端连通，所述第一阻抗调节单元与所述比较器单元的负相输入端断开连接，调节所述第二开关单元，以使所述第一电阻的一端与所述比较器单元的正相输入端连通，所述第一电阻的另一端与所述比较器单元的正相输入端断开连接，将所述第一调节控制参数作为所述第三阻抗调节单元的控制参数，以调节所述第三阻抗调节单元的阻抗，调节所述第二阻抗调节单元的控制参数，以将所述第二阻抗调节单元调节到最大阻抗；[0010] S4：调节所述第四阻抗调节单元的控制参数，以调节所述第四阻抗调节单元的阻抗，直至所述比较器单元输出校准完成信号，然后将所述第四阻抗调节单元的控制参数作为第二调节控制参数；[0011] S5：调节所述第一开关单元，以使所述电阻单元和所述第一阻抗调节单元均与所述比较器单元的负相输入端连通，调节所述第二开关单元，以使所述第一电阻的一端和所述第一电阻的另一端均与所述比较器单元的正相输入端连通，将所述第二调节控制参数作为所述第一阻抗调节单元的控制参数和所述第四阻抗调节单元的控制参数，以调节所述第一阻抗调节单元的阻抗和所述第四阻抗调节单元的阻抗，调节所述第三阻抗调节单元的控制参数，以将所述第三阻抗调节单元调节到最大阻抗；[0012] S6：调节所述第二阻抗调节单元的控制参数，以调节所述第二阻抗调节单元的阻抗，直至所述比较器单元输出标准完成信号，然后将所述第二阻抗调节单元的控制参数作为第三调节控制参数；[0013] S7：调节所述第一开关单元，以使所述电阻单元和所述比较器单元的负相输入端连通，所述第一阻抗调节单元与所述比较器单元的负相输入端断开连接，调节所述第二开关单元，以使所述第一电阻的一端和所述比较器单元的正相输入端连通，所述第一电阻的另一端和所述比较器单元的正相输入端断开连接，将所述第三调节控制参数作为所述第三阻抗调节单元的控制参数，以调节所述第三阻抗调节单元的阻抗，调节所述第二阻抗调节单元的控制参数，以将所述第二阻抗调节单元调节到最大阻抗；[0014] S8：调节所述第四阻抗调节单元的控制参数，以调节所述第四阻抗调节单元的阻抗，直至所述比较器单元输出校准完成信号，然后将所述第四阻抗调节单元的控制参数作为第四调节控制参数，通过所述第三调节控制参数和所述第四调节控制参数调节所述高速发射电路，以实现对所述高速发射电路的阻抗校准。[0015] 所述控制方法的有益效果在于：通过步骤S1 步骤S4，实现了对第一阻抗调节单元~的校准，获取了第二调节控制参数，在执行步骤S5 步骤S8时，通过第二调节控制参数调节~第一阻抗调节单元，使得所述第一阻抗调节单元的输出电压与电源电压的比例不随温度、工艺误差以及电源电压的变化而变化，进而使得步骤S5 步骤S8获取的第三调节控制参数~和第四调节控制参数更加准确，提高了阻抗校准的准确性。[0016] 可选地，所述步骤S3还包括：调节所述第一阻抗调节单元的控制参数，以将所述第一阻抗调节单元调节到最小阻抗。其有益效果在于：便于将所述第一阻抗调节单元偏置到关闭状态，减少功耗。[0017] 可选地，所述步骤S7还包括：调节所述第一阻抗调节单元的控制参数，以将所述第一阻抗调节单元调节到最小阻抗。其有益效果在于：便于将所述第一阻抗调节单元偏置到关闭状态，减少功耗。[0018] 可选地，所述调节所述第一阻抗调节单元的控制参数，以将所述第一阻抗调节单元调节到最小阻抗，包括：[0019] 所述第一阻抗调节单元的控制参数为四位的二进制数值，调节所述第三阻抗调节单元的控制参数为最小值，以将所述第一阻抗调节单元调节到最小阻抗。其有益效果在于：所述第一阻抗调节单元的控制参数为四位的二进制数值便于实现对所述第一阻抗调节单元的控制。[0020] 可选地，所述调节所述第二阻抗调节单元的控制参数，以调节所述第二阻抗调节单元的阻抗，包括：[0021] 所述第二阻抗调节单元的控制参数为四位的二进制数值，将所述第二阻抗调节单元的控制参数自大到小调节，以调节所述第二阻抗调节单元的阻抗。其有益效果在于：所述第二阻抗调节单元的控制参数为四位的二进制数值便于实现对所述第二阻抗调节单元的控制。[0022] 可选地，所述调节所述第四阻抗调节单元的控制参数，以调节所述第四阻抗调节单元的阻抗，包括：[0023] 所述第四阻抗调节单元的控制参数为四位的二进制数值，将所述第四阻抗调节单元的控制参数自大到小调节，以调节所述第四阻抗调节单元的阻抗。其有益效果在于：所述第四阻抗调节单元的控制参数为四位的二进制数值便于实现对所述第四阻抗调节单元的控制。[0024] 可选地，调节所述第三阻抗调节单元的控制参数，以将所述第三阻抗调节单元调节到最大阻抗，包括：[0025] 所述第三阻抗调节单元的控制参数为四位的二进制数值，调节所述第三阻抗调节单元的控制参数为最大值，以将所述第三阻抗调节单元调节到最大阻抗。其有益效果在于：所述第三阻抗调节单元的控制参数为四位的二进制数值便于实现对所述第三阻抗调节单元的控制。[0026] 本发明还提供了一种阻抗校准系统，包括阻抗校准电路和逻辑控制模块，所述阻抗校准电路包括第一阻抗调节单元、第二阻抗调节单元、第三阻抗调节单元、第四阻抗调节单元、电阻单元、第一电阻、比较器单元、第一开关单元和第二开关单元，所述第一阻抗调节单元、所述电阻单元和所述比较器单元的负相输入端均与所述第一开关单元连接，所述第二阻抗调节单元、第三阻抗调节单元、所述第四阻抗调节单元、第一电阻和所述比较器单元正相输入端均与所述第二开关单元连接，所述第三阻抗调节单元与所述第一电阻的一端连接，所述第二阻抗调节单元、所述第四阻抗调节单元均和所述第一电阻的另一端连接，所述逻辑控制模块用于根据阻抗校准方法调节所述第一开关单元、所述第二开关单元以及调节所述第一阻抗调节单元的控制参数、所述第二阻抗调节单元的控制参数、所述第三阻抗调节单元的控制参数、所述第四阻抗调节单元的控制参数、所述电阻单元的控制参数和所述比较器单元的控制参数。[0027] 所述阻抗校准系统的有益效果在于：所述逻辑控制模块用于根据阻抗调准方法调节所述第一开关单元、所述第二开关单元以及调节所述第一阻抗调节单元的控制参数、所述第二阻抗调节单元的控制参数、所述第三阻抗调节单元的控制参数、所述第四阻抗调节单元的控制参数、所述电阻单元的控制参数和所述比较器单元的控制参数，使得所述第一阻抗调节单元的输出电压与电源电压的比例不随温度、工艺误差以及电源电压的变化而变化，进而使得获取的第三调节控制参数和第四调节控制参数更加准确，提高了阻抗校准的准确性。附图说明[0028] 图1为现有技术中高速发射电路的电路图；[0029] 图2为本发明阻抗校准方法的流程图；[0030] 图3为本发明阻抗校准电路的电路图；[0031] 图4为本发明第二阻抗调节子单元的电路示意图；[0032] 图5为本发明第一阻抗调节子单元的电路示意图。具体实施方式[0033] 为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。[0034] 图1为现有技术中高速发射电路的电路图。参照图1，所述高速发射电路包括工作电压单元100、接地电压单元200、变压器线圈300和输出端口400。[0035] 参照图1，所述工作电压单元100包括第一PMOS管101、第二PMOS管102、第三PMOS管103、第四PMOS管104、第五PMOS管105、第六PMOS管106、第七PMOS管107、第八PMOS管108、第七电阻109、第八电阻110、第九电阻111和第十电阻112。[0036] 参照图1，所述第一PMOS管101的源极、所述第二PMOS管102的源极、所述第三PMOS管103的源极和所述第四PMOS管104的源极均连接工作电压，所述第一PMOS管101的栅极、所述第二PMOS管102的栅极、所述第三PMOS管103的栅极和所述第四PMOS管104的栅极分别接相同或不同的工作电压单元控制信号，所述第一PMOS管101的漏极连接所述第五PMOS管105的源极，所述第五PMOS管105的漏极连接所述第七电阻109的一端，所述第二PMOS管102的漏极连接所述第六PMOS管106的源极，所述第六PMOS管106的漏极连接所述第八电阻110的一端，所述第三PMOS管103的漏极连接所述第七PMOS管107的源极，所述第七PMOS管107的漏极连接所述第九电阻109的一端，所述第四PMOS管104的漏极连接所述第八PMOS管108的源极，所述第八PMOS管108的漏极连接所述第十电阻110的一端，所述第五PMOS管105的栅极、所述第六PMOS管106的栅极、所述第七PMOS管107的栅极和所述第八PMOS管108的栅极分别接相同或不同的栅极电压，所述第七电阻109的另一端、所述第八电阻110的另一端、所述第九电阻111的另一端和所述第十电阻112的另一端均连接所述变压器线圈300的一端，所述变压器线圈300的另一端连接所述输出端口400。例如，所述工作电压单元控制信号为0011，则所述所述第一PMOS管101的栅极接收低电平而导通，所述第二PMOS管102的栅极接收低电平而导通，所述第三PMOS管103的栅极接收低电平而关断，所述第四PMOS管104的栅极接收低电平而关断。[0037] 参照图1，所述接地电压单元200包括第一NMOS管201、第二NMOS管202、第三NMOS管203、第四NMOS管204、第五NMOS管205、第六NMOS管206、第七NMOS管207、第八NMOS管208、第十一电阻209、第十二电阻210、第十三电阻211和第十四电阻212。[0038] 参照图1，所述第一NMOS管201的源极、所述第二NMOS管202的源极、所述第三NMOS管203的源极和所述第四NMOS管204的源极均接地，所述第一NMOS管201的栅极、所述第二NMOS管202的栅极、所述第三NMOS管203的栅极和所述第四NMOS管204的栅极分别用于接相同或不同的接地电压单元控制信号，所述第一NMOS管201的漏极连接所述第五NMOS管205的源极，所述第五NMOS管205的漏极连接所述第十一电阻209的一端，所述第二NMOS管202的漏极连接所述第六NMOS管206的源极，所述第六NMOS管206的漏极连接所述第十二电阻210的一端，所述第三NMOS管203的漏极连接所述第七NMOS管207的源极，所述第七NMOS管207的漏极连接所述第十三电阻211的一端，所述第四NMOS管204的漏极连接所述第八NMOS管208的源极，所述第八NMOS管208的漏极连接所述第十四电阻212的一端，所述第五NMSO管的栅极、所述第六NMOS管206的栅极、所述第七NMOS管207的栅极和所述第八NMOS管208的栅极分别用于接相同或不同的栅极电压，所述第十一电阻209的另一端、所述第十二电阻210的另一端、所述第十三电阻211的另一端和所述第十四电阻212的另一端均连接所述变压器线圈的一端，所述变压器线圈的另一端连接所述输出端口。例如，所述接地电压单元控制信号为0011，则所述所述第一NMOS管201的栅极接收高电平而导通，所述第二NMOS管202的栅极接收高电平而导通，所述第三NMOS管203的栅极接收低电平而关断，所述第四NMOS管204的栅极接收低电平而关断。[0039] 针对现有技术存在的问题，本发明的实施例提供了一种阻抗校准方法。参照图2，所述阻抗校准方法用于对高速发射电路进行阻抗校准，包括以下步骤：[0040] S0：提供阻抗校准电路，所述阻抗校准电路包括第一阻抗调节单元、第二阻抗调节单元、第三阻抗调节单元、第四阻抗调节单元、电阻单元、第一电阻、比较器单元、第一开关单元和第二开关单元，所述第一阻抗调节单元、所述电阻单元和所述比较器单元的负相输入端均与所述第一开关单元连接，所述第二阻抗调节单元、第三阻抗调节单元、所述第四阻抗调节单元、第一电阻和所述比较器单元正相输入端均与所述第二开关单元连接，所述第三阻抗调节单元与所述第一电阻的一端连接，所述第二阻抗调节单元、所述第四阻抗调节单元均和所述第一电阻的另一端连接。[0041] 图3为本发明阻抗校准电路的电路图。参照图3，所述阻抗校准电路500包括第一阻抗调节单元501、第二阻抗调节单元502、第三阻抗调节单元503、第四阻抗调节单元504、电阻单元505、第一电阻506、比较器单元507、第一开关单元508和第二开关单元509，所述第一阻抗调节单元501、所述电阻单元505和所述比较器单元的负相输入端均与所述第一开关单元连接，所述第二阻抗调节单元502、第三阻抗调节单元503、所述第四阻抗调节单元504、第一电阻506和所述比较器单元507正相输入端均与所述第二开关单元509连接，所述第三阻抗调节单元与所述第一电阻506的一端连接，所述第二阻抗调节单元502、所述第四阻抗调节单元504均和所述第一电阻506的另一端连接。其中，所述第一电阻506的阻抗为150Ohm。[0042] 参照图3，所述第一阻抗调节单元501包括第六电阻5011和第一阻抗调节子单元5012，所述第六电阻5011的一端接工作电压vdd，所述第六电阻5011的另一端连接所述第一阻抗调节子单元5012的一端，所述第一阻抗调节子单元5012的另一端接地vss。其中，所述第六电阻5011的阻抗为100Ohm。[0043] 参照图3，所述第二阻抗调节单元502包括第二阻抗调节子单元5021和第二电阻5022，所述第二阻抗调节子单元5021的一端接工作电压vdd，所述第二阻抗调节子单元5021的另一端连接所述第二电阻5022的一端，所述第二电阻5022的另一端连接所述第一电阻506的另一端。其中，所述第二电阻5022的阻抗与所述变压器线圈300的阻抗相同。[0044] 参照图3，所述第三阻抗调节单元503包括第三阻抗调节子单元5031和第三电阻5032，所述第三阻抗调节子单元5031的一端接工作电压vdd，所述第三阻抗调节子单元5031的另一端连接所述第三电阻5032的一端，所述第三电阻5032的另一端连接所述第一电阻506的一端。其中，所述第三电阻5032的阻抗为150Ohm。[0045] 参照图3，所述第四阻抗调节单元504包括第四阻抗调节子单元，所述第四阻抗调节子单元的一端接地vss，所述第四阻抗调节子单元的另一端连接所述第一电阻506的另一端。[0046] 参照图3，所述电阻单元505包括第四电阻5051和第五电阻5052，所述第四电阻5051的一端接工作电压vdd，所述第四电阻5051的另一端连接所述第五电阻5052的一端，所述第五电阻5052的另一端接地vss。其中，所述第四电阻5051的阻抗等于所述第五电阻5052的阻抗，且所述第四电阻5051的阻抗为10kOhm，所述第五电阻5052的阻抗为10kOhm。[0047] 参照图3，所述第一开关单元508包括第一开关5081和第二开关5082，所述第一开关5081的一端连接所述第六电阻5011的另一端，所述第一开关5081的另一端连接所述第二开关5082的一端和所述比较器单元507的负相输入端，所述第二开关5082的另一端连接所述第四电阻5051的另一端。[0048] 参照图3，所述第二开关单元509包括第三开关5091和第四开关5092，所述第三开关5091的一端连接所述第一电阻506的一端，所述第三开关5091的另一端连接所述比较器单元507的正相输入端，所述第四开关5092的一端连接所述第一电阻506的另一端，所述第四开关5092的另一端连接所述比较器单元507的正相输入端。[0049] 参照图3，所述第二阻抗调节子单元5021和所述第三阻抗调节子单元5031的结构相同，所述第一阻抗调节子单元5012和所述第四阻抗调节子单元的结构相同。[0050] 图4为本发明第二阻抗调节子单元的电路示意图。参照图4，所述第二阻抗调节子单元5021包括第九PMOS管50211、第十PMOS管50212、第十一PMOS管50213、第十二PMOS管50214、第十三PMOS管50215、第十四PMOS管50216、第十五PMOS管50217、第十六PMOS管50218、第十五电阻50219、第十六电阻50220、第十七电阻50221和第十八电阻50222。[0051] 参照图4，所述第九PMOS管50211源极、第十PMOS管50212的源极、第十一PMOS管50213的源极、第十二PMOS管50214的源极均接工作电压vdd，所述第九PMOS管50211栅极用于接第四控制信号zcal_calp<3>，所述第十PMOS管50212的栅极的栅极用于接第三控制信号zcal_calp<2>、所述第十一PMOS管50213的栅极用于接第二控制信号zcal_calp<1>，所述第十二PMOS管50214的栅极用于接第一控制信号zcal_calp<0>，所述第九PMOS管50211的漏极连接所述第十三PMOS管50215的源极，所述第十三PMOS管50215的漏极连接所述第十五电阻50219的一端，所述第十PMOS管50212的漏极连接所述第十四PMOS管50216的源极，所述第十四PMOS管50216的漏极连接所述第十六电阻50220的一端，所述第十一PMOS管50213的漏极连接所述第十五PMOS管50217的源极，所述第十五PMOS管50217的漏极连接所述第十七电阻50221的一端，所述第十二PMOS管50214的漏极连接所述第十六PMOS管50218的源极，所述第十六PMOS管50218的漏极连接所述第十八电阻50222的一端，所述第十三PMOS管50215的栅极、所述第十四PMOS管50216的栅极、所述第十五PMOS管50217的栅极和所述第十六PMOS管50218的栅极均接地vss。[0052] 一些实施例中，当zcal_calp<3>=1，即向所述第九PMOS管栅极施加高电平，所述第九PMOS管关断，当zcal_calp<3>=0，即向所述第九PMOS管栅极施加低电平，所述第九PMOS管导通；当zcal_calp<2>=1，即向所述十PMOS管栅极施加高电平，所述第十PMOS管关断，当zcal_calp<2>=0，即向所述十PMOS管栅极施加低电平，所述第十PMOS管导通；当zcal_calp<1>=1，即向所述十一PMOS管栅极施加高电平，所述第十一PMOS管关断，当zcal_calp<1>=0，即向所述十一PMOS管栅极施加低电平，所述第十一PMOS管导通；当zcal_calp<0>=1，即向所述十二PMOS管栅极施加高电平，所述第十二PMOS管关断，当zcal_calp<0>=0，即向所述十二PMOS管栅极施加低电平，所述第十二PMOS管导通。[0053] 一些实施例中，在所述第二阻抗调节子单元中，所述第十五电阻的另一端、所述第十六电阻的另一端、所述第十七电阻的另一端和所述第十八电阻的另一端均连接所述第二电阻的一端；在所述第三阻抗调节子单元中，所述第十五电阻的另一端、所述第十六电阻的另一端、所述第十七电阻的另一端和所述第十八电阻的另一端均连接所述第三电阻的一端。[0054] 一些实施例中，所述第十五电阻的阻抗为50Ohm，所述第十六电阻的阻抗为100Ohm，所述第十七电阻的阻抗为200Ohm，所述第十八电阻的阻抗为400Ohm。[0055] 一些实施例中，所述第二阻抗调节单元的控制参数为zcal_calp<3:0>，所述第三阻抗调节单元的控制参数为zcal_biasp<3:0>，且所述第二阻抗调节单元的控制参数和所述第三阻抗调节单元的控制参数的格式相同，且均为四位的二进制数值。以所述第二阻抗控制单元的控制参数为例，所述第一控制信号、所述第二控制信号、所述第三控制信号和所述第四控制信号分别对应zcal_calp<3:0>中的一位。例如，当zcal_calp<3:0>为0000时，则zcal_calp<3>为0，zcal_calp<2>为0，zcal_calp<1>为0，zcal_calp<0>为0；当zcal_calp<3:0>为0010时，则zcal_calp<3>为0，zcal_calp<2>为1，zcal_calp<1>为0，zcal_calp<0>为0。[0056] 图5为本发明第一阻抗调节子单元的电路示意图。参照图5，所述第一阻抗调节子单元501包括第九NMOS管5011、第十NMOS管5012、第十一NMOS管5013、第十二NMOS管5014、第十三NMOS管5015、第十四NMOS管5016、第十五NMOS管5017、第十六NMOS管5018、第十九电阻5019、第二十电阻5020、第二十一电阻2021和第二十二电阻2022。[0057] 参照图5，所述第九NMOS管5011的源极、所述第十NMOS管5012的源极、所述第十一NMOS管5013的源极和所述第十二NMOS管5014的源极均接地vss，所述第九NMOS管5011的栅极用于接第八控制信号zcal_biasn<3>，所述第十NMOS管5012的栅极用于接第七控制信号zcal_biasn<2>，所述第十一NMOS管5013的栅极用于接第六控制信号zcal_biasn<1>，所述第十二NMOS管5014的栅极同于接第五控制信号zcal_biasn<0>，所述第九NMOS管5011的漏极连接所述第十三NMOS管5015的源极，所述第十三NMOS管5015漏极连接所述第十九电阻5019的一端，所述第十NMOS管5012的漏极连接所述第十四NMOS管5016的源极，所述第十四NMOS管5016的漏极连接所述第二十电阻5020的一端，所述第十一NMOS管5013的漏极连接所述第十五NMOS管5017的源极，所述第十五NMOS管5017的漏极连接所述第二十一电阻2021的一端，所述第十二NMOS管5014的漏极连接所述第十九NMOS管的源极，所述第十六NMOS管5018的漏极连接所述第二十二电阻2022的一端，所述第十三NMOS管5015的栅极、所述第十四NMOS管5016的栅极、所述第十五NMOS管5017的栅极和所述第十六NMOS管5018的栅极均连接工作电压vdd。[0058] 一些实施例中，当zcal_biasn<3>=1，即向所述第九NMOS管栅极施加高电平，所述第九NMOS管导通，当zcal_biasn<3>=0，即向所述第九NMOS管栅极施加低电平，所述第九NMOS管关断；当zcal_biasn<2>=1，即向所述十NMOS管栅极施加高电平，所述第十NMOS管导通，当zcal_biasn<2>=0，即向所述十NMOS管栅极施加低电平，所述第十NMOS管关断；当zcal_biasn<1>=1，即向所述十一NMOS管栅极施加高电平，所述第十一NMOS管导通，当zcal_biasn<1>=0，即向所述十一NMOS管栅极施加低电平，所述第十一NMOS管关断；当zcal_biasn<0>=1，即向所述十二NMOS管栅极施加高电平，所述第十二NMOS管导通，当zcal_biasn<0>=0，即向所述十二NMOS管栅极施加低电平，所述第十二NMOS管关断。[0059] 一些实施例中，在所述第一阻抗调节子单元中，所述第十九电阻的另一端、所述第二十电阻的另一端、所述第二十一电阻的另一端和所述第二十二电阻的另一端均连接所述第六电阻的另一端；在所述第四阻抗调节子单元中，所述第十九电阻的另一端、所述第二十电阻的另一端、所述第二十一电阻的另一端和所述第二十二电阻的另一端均连接所述第一电阻的另一端。[0060] 一些实施例中，所述第十九电阻的阻抗为50Ohm，所述第二十电阻的阻抗为100Ohm，所述第二十一电阻的阻抗为200Ohm，所述第二十二电阻的阻抗为400Ohm。[0061] 一些实施例中，所述第一阻抗调节单元的控制参数为zcal_biasn<3:0>，所述第四阻抗调节单元的控制参数为zcal_caln<3:0>，且所述第一阻抗调节单元的控制参数和所述第四阻抗调节单元的控制参数的格式相同，且均为四位的二进制数值。以所述第一阻抗控制单元的控制参数为例，所述第五控制信号、所述第六控制信号、所述第七控制信号和所述第八控制信号分别对应zcal_biasn<3:0>中的一位。例如，当zcal_biasn<3:0>为0000时，则zcal_biasn<3>为0，zcal_biasn<2>为0，zcal_biasn<1>为0，zcal_biasn<0>为0；当zcal_biasn<3:0>为0100时，则zcal_biasn<3>为0，zcal_biasn<2>为1，zcal_biasn<1>为0，zcal_biasn<0>为0。[0062] S1：调节所述第一开关单元，以使所述第一阻抗调节单元和所述电阻单元均与所述比较器单元的负相输入端连通，调节所述第二开关单元，以使所述第二阻抗调节单元、所述第三阻抗调节单元、所述四阻抗调节单元和所述第一电阻均与所述比较器单元的正相输入端连通，调节所述第一阻抗调节单元的控制参数和所述第四阻抗调节单元的控制参数，以将所述第一阻抗调节单元和所述第四阻抗调节单元均调节到目标阻抗，调节所述第三阻抗调节单元的控制参数，以将所述第三阻抗调节单元调节到最大阻抗。[0063] 具体地，参照图3 5，将所述第一开关5081和所述第二开关5082导通，以使所述第~六电阻5011的另一端、所述第四电阻5051的另一端均与所述比较器单元507的负相输入端连通，将所述第三开关5091和所述第四开关5092导通，以使所述第一电阻506的一端和所述第一电阻506的另一端均与所述比较器单元507的正相输入端连通，调节zcal_biasn<3:0>和zcal_caln<3:0>均为初始值，以将所述第一阻抗调节子单元5012和所述第四阻抗调节子单元均调节到目标阻抗300Ohnm，调节zcal_biasp<3:0>为1111，以将所述第三阻抗调节子单元5031调节到最大阻抗。其中，所述初始值为在仿真下使所述第一阻抗调节子单元和所述第四调节电阻子单元的电阻值均为300Ohm的控制信号，由于生产工艺的差异，所述初始值存在一定的差异，例如，所述初始值可以为1000或0101。[0064] S2：调节所述第二阻抗调节单元502的控制参数，以调节所述第二阻抗调节单元502的阻抗，直至所述比较器单元507输出校准完成信号，然后将所述第二阻抗调节单元502的控制参数作为第一调节控制参数。[0065] 一些实施例中，所述调节所述第二阻抗调节单元的控制参数，以调节所述第二阻抗调节单元的阻抗，包括：将所述第二阻抗调节单元的控制参数自大到小调节，以调节所述第二阻抗调节单元的阻抗。[0066] 具体地，参照图3 5，所述比较器单元507的输出信号zcal_cmp_out包括校准完成~信号和未完成校准信号，所述校准完成信号为二进制数值1，所述未完成校准信号为二进制数值0，调节zcal_calp<3:0>为1111，若所述比较器单元507输出0，则将zcal_calp<3:0>减1，即zcal_calp<3:0>‑1为1110，若所述比较器单元507还输出0，则再将zcal_calp<3:0>减1，即zcal_calp<3:0>‑1为1100，直至所述比较器单元507输出1，并将此时的zcal_calp<3:0>作为所述第一调节控制参数，例如此时zcal_calp<3:0>为0110，则所述第一调节控制参数为0110。[0067] S3：调节所述第一开关单元，以使所述电阻单元和所述比较器单元的负相输入端连通，所述第一阻抗调节单元与所述比较器单元的负相输入端断开连接，调节所述第二开关单元，以使所述第一电阻的一端与所述比较器单元的正相输入端连通，所述第一电阻的另一端与所述比较器单元的正相输入端断开连接，将所述第一调节控制参数作为所述第三阻抗调节单元的控制参数，以调节所述第三阻抗调节单元的阻抗，调节所述第二阻抗调节单元的控制参数，以将所述第二阻抗调节单元调节到最大阻抗。[0068] 一些实施例中，所述步骤S3还包括：调节所述第一阻抗调节单元的控制参数，以将所述第一阻抗调节单元调节到最小阻抗。[0069] 具体地，参照图3 5，将所述第一开关5081关断，以使所述第六电阻5011的另一端~与所述比较器单元507的负相输入端断开连接，将所述第二开关5082导通，以使所述第四电阻5051的另一端与比较器单元507的负相输入端连通，将所述第三开关5091导通，以使所述第一电阻506的一端与所述比较器单元507的正相输入端连通，将所述第四开关5092关断，以使所述第一电阻506的另一端与所述比较器单元507的正相输入端断开连接，调节zcal_biasp<3:0>为0110，调节zcal_calp<3:0>为1111，将zcal_biasn<3:0>为0000。[0070] S4：调节所述第四阻抗调节单元的控制参数，以调节所述第四阻抗调节单元的阻抗，直至所述比较器单元输出校准完成信号，然后将所述第四阻抗调节单元的控制参数作为第二调节控制参数。[0071] 具体地，参照图3 5，调节zcal_caln<3:0>为1111，若所述比较器单元507输出0，则~将zcal_caln<3:0>减1，即1111减1为1110，zcal_caln<3:0>为1110，若所述比较器单元507还输出0，则再将zcal_caln<3:0>减1，即1110减1为1101，zcal_caln<3:0>为1101，直至所述比较器单元507输出1，并将此时的zcal_caln<3:0>作为所述第二调节控制参数，例如此时zcal_caln<3:0>为0100，则所述第二调节控制参数为0100。[0072] S5：调节所述第一开关单元，以使所述电阻单元和所述第一阻抗调节单元均与所述比较器单元的负相输入端连通，调节所述第二开关单元，以使所述第一电阻的一端和所述第一电阻的另一端均与所述比较器单元的正相输入端连通，将所述第二调节控制参数作为所述第一阻抗调节单元的控制参数和所述第四阻抗调节单元的控制参数，以调节所述第一阻抗调节单元的阻抗和所述第四阻抗调节单元的阻抗，调节所述第三阻抗调节单元的控制参数，以将所述第三阻抗调节单元调节到最大阻抗。[0073] 具体地，参照图3 5，将所述第一开关5081和所述第二开关5082导通，以使所述第~六电阻5011的另一端、所述第四电阻5051的另一端均与所述比较器单元507的负相输入端连通，将所述第三开关5091和所述第四开关5092导通，以使所述第一电阻506的一端和所述第一电阻506的另一端均与所述比较器单元507的正相输入端连通，调节zcal_biasn<3:0>为0100，调节zcal_caln<3:0>为0100，调节zcal_biasp<3:0>为1111。[0074] S6：调节所述第二阻抗调节单元的控制参数，以调节所述第二阻抗调节单元的阻抗，直至所述比较器单元输出标准完成信号，然后将所述第二阻抗调节单元的控制参数作为第三调节控制参数。[0075] 具体地，参照图3 5，调节zcal_calp<3:0>为1111，若所述比较器单元507输出0，则~将zcal_calp<3:0>减1，即1111减1为1110，zcal_calp<3:0>变为1110，若所述比较器单元507还输出0，则再将zcal_calp<3:0>减1，即1110减1为1101，zcal_calp<3:0>变为1101，直至所述比较器单元507输出1，并将此时的zcal_calp<3:0>作为所述第三调节控制参数，例如此时zcal_calp<3:0>为0010，则所述第三调节控制参数为0010。[0076] S7：调节所述第一开关单元，以使所述电阻单元和所述比较器单元的负相输入端连通，所述第一阻抗调节单元与所述比较器单元的负相输入端断开连接，调节所述第二开关单元，以使所述第一电阻的一端和所述比较器单元的正相输入端连通，所述第一电阻的另一端和所述比较器单元的正相输入端断开连接，将所述第三调节控制参数作为所述第三阻抗调节单元的控制参数，以调节所述第三阻抗调节单元的阻抗，调节所述第二阻抗调节单元的控制参数，以将所述第二阻抗调节单元调节到最大阻抗。[0077] 一些实施例中，所述步骤S7还包括：调节所述第一阻抗调节单元的控制参数，以将所述第一阻抗调节单元调节到最小阻抗。[0078] 具体地，参照图3 5，将所述第二开关5082导通，以使所述第四电阻5051的另一端~与所述比较器单元507的负相输入端连通，将所述第一开关5081关断，以将所述第六电阻5011的另一端与所述比较器单元507的负相输入端断开连接，将所述第三开关5091导通，以使所述第一电阻506的一端与所述比较器单元507的正相输入端连通，将所述第四开关5092关断，以使所述第一电阻506的另一端与所述比较器单元507的正相输入端断开连接，调节zcal_biasp<3:0>为0010，调节zcal_calp<3:0>为1111，调节zcal_biasn<3:0>为0000。[0079] S8：调节所述第四阻抗调节单元的控制参数，以调节所述第四阻抗调节单元的阻抗，直至所述比较器单元输出校准完成信号，然后将所述第四阻抗调节单元504的控制参数作为第四调节控制参数，通过所述第三调节控制参数和所述第四调节控制参数调节所述高速发射电路，以实现对所述高速发射电路的阻抗校准。[0080] 具体地，参照图1和3 5，调节zcal_caln<3:0>为1111，若所述比较器单元507输出~0，则将zcal_caln<3:0>减1，即1111减1为1110，zcal_caln<3:0>变为1110，若所述比较器单元507还输出0，则将zcal_caln<3:0>减1，即1110减1为1101，zcal_caln<3:0>变为1101，直至所述比较器单元507输出1，并将此时的zcal_caln<3:0>作为第四调节控制参数，例如此时zcal_caln<3:0>为1000，则所述第四调节控制参数为1000，然后将所述第三调节控制参数作为所述工作电压单元控制信号调节所述工作电压单元，将所述第四调节控制参数作为所述接地电压单元控制信号调节所述接地电压单元。[0081] 一些实施例中，本发明还提供了一种阻抗校准系统，所述阻抗校准系统包括所述阻抗校准电路和逻辑控制模块，所述逻辑控制模块用于所述的阻抗调准方法调节所述第一开关单元、所述第二开关单元以及调节所述第一阻抗调节单元的控制参数、所述第二阻抗调节单元的控制参数、所述第三阻抗调节单元的控制参数、所述第四阻抗调节单元的控制参数、所述电阻单元的控制参数和所述比较器单元的控制参数。[0082] 虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

专利地区：上海

专利申请日期：2021-10-27

专利公开日期：2024-07-26

专利公告号：CN113970669B