包括数据存储材料图案的半导体器件实用新型专利

专利名称：包括数据存储材料图案的半导体器件

专利类型：实用新型专利

专利申请号：CN202010652460.8

专利申请（专利权）人：三星电子株式会社
权利人地址：韩国京畿道

专利发明（设计）人：金永倬,朴相真,李源俊,徐慧瑛,申材旭

专利摘要：提供了一种包括数据存储材料图案的半导体器件。所述半导体器件包括：位于衬底上的第一导电结构；位于所述第一导电结构上的第二导电结构；以及位于所述第一导电结构与所述第二导电结构之间的第一存储单元结构，其中，所述第一存储单元结构包括：位于所述第一导电结构上的开关材料图案；位于所述开关材料图案上的数据存储材料图案；以及位于所述数据存储材料图案上的上导电图案，其中，所述数据存储材料图案的下部区域的第一宽度小于所述开关材料图案的第一宽度，并且其中，所述上导电图案的第一宽度小于所述数据存储材料图案的上部区域的宽度。

主权利要求：
1.一种半导体器件，所述半导体器件包括：第一导电结构，位于衬底上；
第二导电结构，位于所述第一导电结构上；以及第一存储单元结构，位于所述第一导电结构与所述第二导电结构之间，其中，所述第一存储单元结构包括：位于所述第一导电结构上的开关材料图案；
位于所述开关材料图案上的数据存储材料图案；
位于所述数据存储材料图案上的上导电图案；
下导电图案，位于所述第一导电结构与所述开关材料图案之间；以及中间导电图案，位于所述开关材料图案与所述数据存储材料图案之间，其中，所述下导电图案的侧表面、所述开关材料图案的侧表面和所述中间导电图案的侧表面基本上共面，其中，所述数据存储材料图案的下部区域的最大宽度小于所述开关材料图案的最小宽度，其中，所述上导电图案的最大宽度小于所述数据存储材料图案的上表面的宽度，并且其中，所述上导电图案的侧表面与所述数据存储材料图案的侧表面具有台阶差。
2.根据权利要求1所述的半导体器件，所述半导体器件还包括：下电极图案，位于所述中间导电图案与所述数据存储材料图案之间；以及上电极图案，位于所述数据存储材料图案与所述上导电图案之间，其中，所述上电极图案的最大宽度小于所述数据存储材料图案的所述上表面的所述宽度。
3.根据权利要求2所述的半导体器件，其中，所述下电极图案的侧表面和所述开关材料图案的所述侧表面基本上共面。
4.根据权利要求2所述的半导体器件，其中，所述上电极图案的最小宽度与所述上导电图案的所述最大宽度基本上相同。
5.根据权利要求2所述的半导体器件，其中，所述上电极图案的所述最大宽度大于所述上导电图案的所述最大宽度，并且所述上电极图案的所述最大宽度与所述数据存储材料图案的上表面的宽度基本上相同。
6.根据权利要求2所述的半导体器件，其中，所述上导电图案的所述最大宽度小于所述上电极图案的最大宽度。
7.根据权利要求1所述的半导体器件，所述半导体器件还包括：第一间隔物，设置在所述上导电图案的所述侧表面和所述数据存储材料图案的所述侧表面上并且覆盖所述数据存储材料图案的上表面的边缘；以及第二间隔物，位于所述第一间隔物的外侧表面上并且位于所述开关材料图案的侧表面上。
8.根据权利要求7所述的半导体器件，所述半导体器件还包括：保护间隔物，设置在所述第一间隔物与所述上导电图案之间，其中，所述数据存储材料图案的所述侧表面与所述第一间隔物直接接触。
9.根据权利要求1所述的半导体器件，所述半导体器件还包括：第三导电结构，位于所述第二导电结构上；以及第二存储单元结构，位于所述第二导电结构与所述第三导电结构之间。
10.一种半导体器件，所述半导体器件包括：第一导电线，在衬底上沿第一方向延伸；
第二导电线，在所述第一导电线上沿基本上垂直于所述第一方向的第二方向延伸；
存储单元区域，位于所述第一导电线与所述第二导电线之间，其中，所述存储单元区域包括第一存储单元区域和邻近于所述第一存储单元区域的第二存储单元区域；
绝缘图案，位于每个所述存储单元区域的侧表面上；
第一间隔物结构，在所述第二方向上设置在所述第一存储单元区域与所述绝缘图案之间，并且在所述第二方向上设置在所述第二存储单元区域与所述绝缘图案之间，其中，所述第一存储单元区域包括：第一数据存储材料图案；
位于所述第一数据存储材料图案上的第一上电极图案；以及位于所述第一上电极图案上的第一上导电图案，其中，所述第二存储单元区域包括：
第二数据存储材料图案；
位于所述第二数据存储材料图案上的第二上电极图案；以及位于所述第二上电极图案上的第二上导电图案，其中，所述第一数据存储材料图案与所述第二数据存储材料图案之间的最小距离小于所述第一上导电图案与所述第二上导电图案之间的最小距离，其中，所述第一上导电图案的最大宽度小于所述第一数据存储材料图案的上表面的宽度，并且其中，所述第一上导电图案的侧表面与所述第一数据存储材料图案的侧表面具有台阶差。
11.根据权利要求10所述的半导体器件，其中，所述第一上电极图案与所述第二上电极图案之间的第三距离与所述第一数据存储材料图案的上部区域与所述第二数据存储材料图案的上部区域之间的第一距离基本上相同。
12.根据权利要求10所述的半导体器件，其中，所述第一上电极图案与所述第二上电极图案之间的最小距离大于所述第一数据存储材料图案的上部区域与所述第二数据存储材料图案的上部区域之间的第一距离，并且所述第一上电极图案与所述第二上电极图案之间的最大距离小于所述第一上导电图案与所述第二上导电图案之间的第二距离。
13.根据权利要求10所述的半导体器件，其中，所述第一上电极图案与所述第二上电极图案之间的最大距离与所述第一上导电图案与所述第二上导电图案之间的第二距离基本上相同。
14.根据权利要求10所述的半导体器件，所述半导体器件还包括：第二间隔物结构，设置在所述第一存储单元区域与所述绝缘图案之间并且设置在所述第二存储单元区域与所述绝缘图案之间。
15.根据权利要求14所述的半导体器件，其中，每个所述第二间隔物结构在第三方向上的高度高于每个所述第一间隔物结构在所述第三方向上的高度，所述第三方向基本上垂直于所述衬底的上表面。
16.根据权利要求14所述的半导体器件，其中，所述第一间隔物结构包括位于所述第一数据存储材料图案的第一侧表面上的第一区域和位于所述第一区域的外侧表面上的第二区域，并且所述第二间隔物结构包括位于所述第一数据存储材料图案的第二侧表面上的第三区域和位于所述第三区域的外侧表面上的第四区域。
17.根据权利要求16所述的半导体器件，其中，所述第一区域和所述第三区域覆盖所述第一数据存储材料图案的上表面的边缘。
18.一种半导体器件，所述半导体器件包括：第一导电结构，位于衬底上；
第二导电结构，位于所述第一导电结构上；
第一存储单元结构，位于所述第一导电结构与所述第二导电结构之间；
第三导电结构，位于所述第二导电结构上；以及第二存储单元结构，位于所述第二导电结构与所述第三导电结构之间，其中，所述第一存储单元结构和所述第二存储单元结构均包括：开关结构；
位于所述开关结构上的数据存储结构；以及
位于所述数据存储结构上的上导电图案，
其中，所述开关结构包括：
位于所述衬底上的下导电图案；
位于所述下导电图案上的开关材料图案；以及位于所述开关材料图案上的中间导电图案，
其中，所述数据存储结构包括：
位于所述中间导电图案上的下电极图案；
位于所述下电极图案上的数据存储材料图案；以及位于所述数据存储材料图案上的上电极图案，其中，所述数据存储材料图案的下部区域的最大宽度小于所述开关材料图案的最小宽度，其中，所述上电极图案的最大宽度和所述上导电图案的最大宽度小于所述数据存储材料图案的上表面的宽度，并且其中，所述上导电图案的侧表面与所述数据存储材料图案的侧表面具有台阶差。
19.根据权利要求18所述的半导体器件，所述半导体器件还包括：第一间隔物，覆盖所述数据存储材料图案的所述侧表面和上表面的边缘以及所述上导电图案的所述侧表面；以及第二间隔物，覆盖所述第一间隔物的外侧表面和所述开关结构的侧表面。 说明书 : 包括数据存储材料图案的半导体器件[0001] 相关申请的交叉引用[0002] 本申请要求于2019年7月23日向韩国知识产权局提交的韩国专利申请No.10‑2019‑0088807的优先权，通过引用将上述韩国专利申请的公开内容全部合并于此。技术领域[0003] 本发明构思的示例性实施例涉及一种可以增加集成密度的半导体器件。背景技术[0004] 诸如相变随机存取存储器(PRAM)等的下一代半导体器件正在努力开发中，以生产具有高性能和低功耗的诸如存储器件的半导体器件。这样的半导体器件可以具有根据电流或电压而改变的电阻值，并且可以使用数据存储材料来制造这样的半导体器件，该数据存储材料可以在停止提供电流或电压时保持恒定的电阻值。发明内容[0005] 根据本发明构思的示例性实施例，一种半导体器件包括：位于衬底上的第一导电结构；位于所述第一导电结构上的第二导电结构；以及位于所述第一导电结构与所述第二导电结构之间的第一存储单元结构，其中，所述第一存储单元结构包括：位于所述第一导电结构上的开关材料图案；位于所述开关材料图案上的数据存储材料图案；以及位于所述数据存储材料图案上的上导电图案，其中，所述数据存储材料图案的下部区域的最大宽度小于所述开关材料图案的最小宽度，并且其中，所述上导电图案的最大宽度小于所述数据存储材料图案的上部区域的宽度。[0006] 根据本发明构思的示例性实施例，一种半导体器件包括：在衬底上沿第一方向延伸的第一导电线；在所述第一导电线上沿基本上垂直于所述第一方向的第二方向延伸的第二导电线；以及位于所述第一导电线与所述第二导电线之间的存储单元区域，其中，所述存储单元区域包括第一存储单元区域和邻近于所述第一存储单元区域的第二存储单元区域，其中，所述第一存储单元区域包括：第一数据存储材料图案；位于所述第一数据存储材料图案上的第一上电极图案；以及位于所述第一上电极图案上的第一上导电图案，其中，所述第二存储单元区域包括：第二数据存储材料图案；位于所述第二数据存储材料图案上的第二上电极图案；以及位于所述第二上电极图案上的第二上导电图案，并且其中，所述第一数据存储材料图案的上部区域与所述第二数据存储材料图案的上部区域之间的第一距离小于所述第一上导电图案与所述第二上导电图案之间的第二距离。[0007] 根据本发明构思的示例性实施例，一种半导体器件包括：位于半导体衬底上的第一导电结构；位于所述第一导电结构上的第二导电结构；位于所述第一导电结构与所述第二导电结构之间的第一存储单元结构；位于所述第二导电结构上的第三导电结构；以及位于所述第二导电结构与所述第三导电结构之间的第二存储单元结构，其中，所述第一存储单元结构和所述第二存储单元结构均包括：开关结构；位于所述开关结构上的数据存储结构；以及位于所述数据存储结构上的上导电图案，其中，所述开关结构包括：位于所述半导体衬底上的下导电图案；位于所述下导电图案上的开关材料图案；以及位于所述开关材料图案上的中间导电图案，其中，所述数据存储结构包括：位于所述中间导电图案上的下电极图案；位于所述下电极图案上的数据存储材料图案；以及位于所述数据存储材料图案上的上电极图案，其中，所述数据存储材料图案的下部区域的最大宽度小于所述开关材料图案的最小宽度，并且其中，所述上电极图案的最大宽度和所述上导电图案的最大宽度小于所述数据存储材料图案的上部区域的宽度。附图说明[0008] 通过参照附图详细描述本发明构思的示例性实施例，本发明构思的上述以及其他特征将更加明显，其中：[0009] 图1是示出根据本发明构思的示例性实施例的半导体器件的俯视图；[0010] 图2A是示出根据本发明构思的示例性实施例的半导体器件的截面图；[0011] 图2B、图2C、图2D和图2E是示出根据本发明构思的示例性实施例的半导体器件的一部分的放大截面图；[0012] 图3A是示出根据本发明构思的示例性实施例的半导体器件的截面图；[0013] 图3B、图3C、图3D和图3E是示出根据本发明构思的示例性实施例的半导体器件的一部分的放大截面图；[0014] 图4A是示出根据本发明构思的示例性实施例的半导体器件的截面图；[0015] 图4B、图4C、图4D和图4E是示出根据本发明构思的示例性实施例的半导体器件的一部分的放大截面图；[0016] 图5是示出根据本发明构思的示例性实施例的半导体器件的截面图；[0017] 图6是示出根据本发明构思的示例性实施例的半导体器件的截面图；[0018] 图7是示出根据本发明构思的示例性实施例的半导体器件的截面图；以及[0019] 图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18、图19、图20、图21、图22、图23、图24、图25和图26是示出根据本发明构思的示例性实施例的制造半导体器件的方法的截面图。具体实施方式[0020] 在下文中，将参照附图描述本发明构思的示例性实施例。[0021] 将参照图1至图2C描述根据本发明构思的示例性实施例的半导体器件。图1是示出根据本发明构思的示例性实施例的半导体器件的俯视图。[0022] 参照图1，可以设置第一导电结构12和位于第一导电结构12上的第二导电结构72。在第一导电结构12和第二导电结构72彼此相交的区域中，可以在第一导电结构12与第二导电结构72之间设置存储单元结构MC1和MC2。存储单元结构MC1和MC2可以包括诸如四边形(例如，正方形、矩形等)或圆形等的各种图案。[0023] 在本发明构思的示例性实施例中，存储单元结构MC1和MC2可以包括开关材料图案26和数据存储材料图案36。例如，开关材料图案26和数据存储材料图案36均可以为正方形。数据存储材料图案36可以设置在开关材料图案26的上表面的中央部分上。[0024] 图2A的截面图示出了根据本发明构思的示例性实施例的沿着图1中的线I‑I'和II‑II'截取的半导体器件的截面，图2B和图2C是示出根据本发明构思的示例性实施例的图2A中所示的区域“A”的放大图。[0025] 参照图1和图2A，可以设置基础结构3。基础结构3可以包括半导体衬底6和位于半导体衬底6上的电路区域9。半导体衬底6可以是例如由诸如硅的半导体材料形成的衬底。电路区域9可以是其中设置有驱动存储单元所需的电路的区域。[0026] 在本发明构思的示例性实施例中，多个第一导电结构12可以彼此平行地设置在基础结构3上。每个第一导电结构12可以具有沿第一方向X延伸的线形，并且第一导电结构12可以在第二方向Y上彼此间隔开并且可以并排设置。每个第二导电结构72可以具有沿第二方向Y延伸的线形，并且第二导电结构72可以在第一方向X上彼此间隔开并且可以彼此平行地设置。每个第三导电结构112可以具有沿第一方向X延伸的线形，并且第三导电结构112可以在第二方向Y上彼此间隔开并且可以并排设置。第一方向X和第二方向Y可以基本上彼此垂直，并且可以平行于半导体衬底6的上表面6S。[0027] 在本发明构思的示例性实施例中，第一导电结构12和第二导电结构72之一可以是字线，而另一个可以是位线。当第二导电结构72是位线时，第三导电结构112可以是字线。[0028] 在本发明构思的示例性实施例中，第一导电结构12、第二导电结构72和第三导电结构112可以分别被称为第一导电线、第二导电线和第三导电线。[0029] 间隙填充绝缘图案20可以设置在第一导电结构12的每个侧表面上。间隙填充绝缘图案20可以设置在第一导电结构12之间，并且可以具有沿第一方向X延伸的线形。间隙填充绝缘图案20可以包括诸如氧化硅等的绝缘材料。[0030] 存储单元结构MCl和MC2可以设置在第一导电结构12与第二导电结构72之间以及第二导电结构72与第三导电结构112之间。[0031] 在本发明构思的示例性实施例中，存储单元结构MC1和MC2可以包括设置在第一导电结构12与第二导电结构72之间的第一存储单元结构MC1以及设置在第二导电结构72与第三导电结构112之间的第二存储单元结构MC2。存储单元结构MC1和MC2可以具有在第三方向Z上的堆叠结构。例如，存储单元结构MC1和MC2可以形成双堆叠(two‑stack)结构。第三方向Z可以基本上垂直于第一方向X和第二方向Y，并且可以基本垂直于半导体衬底6的上表面6S。在下面的描述中，将描述存储单元结构MC1和MC2的基本单元，并且将描述存储单元结构MC1和MC2的双堆叠结构。[0032] 参照图2A至图2C，第一存储单元结构MC1可以包括位于第一导电结构12上的开关结构22、位于开关结构22上的数据存储结构32以及位于数据存储结构32上的上导电图案44。第二存储单元结构MC2可以包括位于第二导电结构72上的开关结构22、位于开关结构22上的数据存储结构32以及位于数据存储结构32上的上导电图案44。[0033] 开关结构22可以包括位于第一导电结构12上的下导电图案24。此外，开关结构22可以包括位于下导电图案24上的开关材料图案26和位于开关材料图案26上的中间导电图案28。下导电图案24可以设置在第一导电结构12与开关材料图案26之间。开关材料图案26可以设置在下导电图案24与中间导电图案28之间。中间导电图案28可以设置在开关材料图案26与数据存储结构32之间。[0034] 数据存储结构32可以包括位于中间导电图案28上的下电极图案34。另外，数据存储结构32可以包括位于下电极图案34上的数据存储材料图案36和位于数据存储材料图案36上的上电极图案38。下电极图案34可以设置在中间导电图案28与数据存储材料图案36之间。数据存储材料图案36可以设置在下电极图案34与上电极图案38之间。上电极图案38可以设置在数据存储材料图案36与上导电图案44之间。[0035] 在本发明构思的示例性实施例中，数据存储材料图案36可以设置在下电极图案34的上表面的中央部分上。例如，下电极图案34在第二方向Y上的宽度可以大于数据存储材料图案36在第二方向Y上的宽度。[0036] 在本发明构思的示例性实施例中，上电极图案38可以设置在数据存储材料图案36的上表面的中央部分上。[0037] 可以设置第一绝缘图案70和第二绝缘图案71。例如，第一绝缘图案70可以设置在每个第一存储单元结构MC1的侧表面上并填充第一导电结构12与第二导电结构72之间的区域，并且第二绝缘图案71可以设置在每个第二存储单元结构MC2的侧表面上，并填充第二导电结构72与第三导电结构112之间的区域。第一绝缘图案70可以围绕第一存储单元结构MC1的侧表面。第二绝缘图案71可以围绕第二存储单元结构MC2的侧表面。第一绝缘图案70和第二绝缘图案71可以由诸如氧化硅、氮化硅等的绝缘材料形成。[0038] 在本发明构思的示例性实施例中，开关结构22可以形成双向阈值开关器件。在本发明构思的示例性实施例中，开关材料图案26可以由基于硫属元素化物的双向阈值开关材料形成，当半导体器件工作时，基于硫属元素化物的双向阈值开关材料可以保持非晶相。例如，开关材料图案26可以包括合金材料，该合金材料包括As、S、Se、Te和/或Ge中的至少两种或更多种元素，或者可以包括除了上述合金材料之外的、可以在相对较高的温度下保持非晶相的附加元素(例如，元素Si、N等)。开关材料图案26可以由以下合金材料中的至少一种形成：包括Te、As、Ge和Si的合金材料，包括Ge、Te和Pb的合金材料，包括Ge、Se和Te的合金材料，包括Al、As和Te的合金材料，包括Se、As、Ge和Si的合金材料，包括Se、As、Ge和C的合金材料，包括Se、Te、Ge和Si的合金材料，包括Ge、Sb、Te和Se的合金材料，包括Ge、Bi、Te和Se的合金材料，包括Ge、As、Sb和Se的合金材料，包括Ge、As、Bi和Te的合金材料，和/或包括Ge、As、Bi和Se的合金材料。[0039] 例如，下导电图案24、中间导电图案28和上导电图案44可以包括碳层或包含碳的材料层。在本发明构思的示例性实施例中，包含碳的材料层可以包含诸如钨(W)的金属元素和碳(C)。在本发明构思的示例性实施例中，除了钨(W)之外，包含碳的材料层还可以包含诸如钛(Ti)、钽(Ta)、钌(Ru)等的其他金属元素。在本发明构思的示例性实施例中，除了碳(C)和金属元素之外，包含碳的材料层还可以包含诸如氮(N)、硼(B)等的元素。[0040] 在本发明构思的示例性实施例中，数据存储材料图案36可以包括基于硫属元素化物的相变存储材料，相变存储材料的相可以根据数据存储材料图案36被所施加的电流加热的温度和时间，从具有高电阻率的非晶相变为具有低电阻率的结晶相或从结晶相变为非晶相。例如，数据存储材料图案36可以被配置为诸如包括Ge、Sb和/或Te等的硫属元素化物材料的相变存储材料。另外，数据存储材料图案36可以是包括Te或Se中的至少一种以及Ge、Sb、Bi、Pb、Sn、As、S、Si、P、O、N或In中的至少一种的相变存储材料。在本发明构思的示例性实施例中，数据存储材料图案36可以由可以以不同方式存储数据的数据存储材料形成，而不是由相变存储材料形成。[0041] 下电极图案34和上电极图案38可以由诸如钨等的导电材料形成。下电极图案34和上电极图案38可以由包括W、TiN、TiAlN、TaN、WN、MoN、TiSiN、TiCN、TiBN、ZrSiN、WSiN、WBN、ZrAlN、MoAlN、TaSiN、TaAlN、TiON、TiAlON、WON和TaON或者它们的组合的导电材料形成。[0042] 在本发明构思的示例性实施例中，存储单元结构MC1和MC2可以被称为存储单元区域，并且存储单元区域可以包括彼此邻近的第一存储单元区域和第二存储单元区域。存储单元区域可以被提供用来描述彼此邻近的第一存储单元区域与第二存储单元区域之间的距离关系，并且可以与存储单元结构MC1和MC2相同。[0043] 第一存储单元区域(例如，第一存储单元结构MCl)可以包括第一开关材料图案、位于第一开关材料图案上的第一数据存储材料图案、位于第一数据存储材料上的第一上电极图案和位于第一上电极图案上的第一上导电图案。[0044] 第二存储单元区域(例如，另一第一存储单元结构)可以包括第二开关材料图案、位于第二开关材料图案上的第二数据存储材料图案、位于第二数据存储材料图案上的第二上电极图案和位于第二上电极图案上的第二上导电图案。[0045] 在本发明构思的示例性实施例中，第一数据存储材料图案的上部区域的侧表面和第二数据存储材料图案的上部区域的与第一数据存储材料图案的上部区域的侧表面相对的侧表面可以彼此间隔开第一距离D1a。[0046] 在本发明构思的示例性实施例中，第一上导电图案的侧表面和第二上导电图案的与第一上导电图案的侧表面相对的侧表面可以彼此隔开第二距离D2a。[0047] 在本发明构思的示例性实施例中，第一上电极图案的侧表面和第二上电极图案的与第一上电极图案的侧表面相对的侧表面可以彼此间隔开第三距离D3a。[0048] 在本发明构思的示例性实施例中，第一距离D1a可以小于第二距离D2a的最小值，并且第三距离D3a的最大值可以与第二距离D2a的最小值基本上相同。[0049] 对第一至第三距离D1a、D2a和D3a的描述可以应用在第一方向X和第二方向Y上。[0050] 然而，本发明构思不限于此。例如，第一至第三距离D1a、D2a和D3a可以根据本发明构思的修改的示例性实施例而改变。[0051] 在图2C所示的实施例中，下导电图案24、开关材料图案26、中间导电图案28、下电极图案34、数据存储材料图案36、上电极图案38和上导电图案44均可以具有倾斜的侧表面，并且第一存储单元结构MC1的上部的宽度小于第一存储单元结构MC1的下部的宽度。然而，本发明构思不限于此。[0052] 在图2C所示的本实施例中，数据存储材料图案36可以包括邻近于数据存储材料图案36与上电极图案38之间的界面的上部区域。例如，该界面可以是数据存储材料图案36的上表面与上电极图案38的下表面接触的地方。另外，数据存储材料图案36可以包括邻近于数据存储材料图案36与下电极图案34之间的界面的下部区域以及位于上部区域与下部区域之间的中间区域。例如，该界面可以是数据存储材料图案36的下表面与下电极图案38的上表面接触的地方。数据存储材料图案36可以具有其中上部区域的宽度和下部区域的宽度可以大于中间区域的宽度的形状。例如，数据存储材料图案36的侧表面可以部分地凹陷，使得中间区域可以具有向内凹陷的形状。例如，数据存储材料图案36可以具有凹形。然而，本发明构思不限于此。[0053] 参照图2B和图2C，开关材料图案26、下导电图案24、中间导电图案28和下电极图案34中的每一者的侧表面可以基本上彼此共面。[0054] 在本发明构思的示例性实施例中，开关材料图案26的宽度可以被称为第一宽度W1。[0055] 在本发明构思的示例性实施例中，数据存储材料图案36的上部区域可以具有宽度W2a，并且其下部区域可以具有宽度W2b。下部区域的宽度W2b的最大值可以小于第一宽度W1的最小值。例如，宽度W2b的最大值可以邻近于数据存储材料图案36的下表面，并且第一宽度W1的最小值可以邻近于开关材料图案26的上表面。[0056] 在本发明构思的示例性实施例中，上电极图案38可以具有第三宽度W3，并且第三宽度W3的最大值可以小于数据存储材料36的下部区域的宽度W2b。例如，第三宽度W3的最大值可以邻近于上电极图案38的下表面。[0057] 在本发明构思的示例性实施例中，上导电图案44可以具有第四宽度W4，并且第四宽度W4的最大值可以小于下部区域的宽度W2b，并且可以与第三宽度W3的最小值基本上相同。例如，第四宽度W4的最大值可以邻近于上导电图案44的下表面。[0058] 对第一至第四宽度W1至W4的描述可以应用在第一方向X和第二方向Y上。[0059] 通过调节第一至第四宽度W1至W4，可以防止存储单元结构的倾斜缺陷，从而可以提高半导体器件的耐用性和可靠性。可以蚀刻设置在数据存储材料图案36的上部的层，并且可以在被蚀刻的层的侧表面上设置保护间隔物。通过调节保护间隔物的宽度，可以调节数据存储材料图案36的上部区域的宽度W2a和下部区域的宽度W2b。通过形成保护间隔物，包括钨(W)的导电材料的残留物和数据存储材料的残留物会沉积在保护间隔物上，并且当执行清洁工艺时，数据存储材料的残留物可以与保护间隔物一起被有效地去除。因此，可以防止在蚀刻工艺和清洁工艺期间导致的对存储单元结构MC1和MC2的损坏。[0060] 在本发明构思的示例性实施例中，第一间隔物结构可以沿第二方向Y设置在第一存储单元结构MCl与第一绝缘图案70之间。第二间隔物结构可以沿第一方向X设置在第一存储单元结构MC1与第一绝缘图案70之间。第一间隔物结构和第二间隔物结构可以由诸如氧化硅、氮化硅等的绝缘材料形成。[0061] 如图2A和图2B所示，第一间隔物结构63a可以包括邻近于存储单元结构MC1和MC2的第一间隔物65a和邻近于第一绝缘图案70的第二间隔物67a。[0062] 在本发明构思的示例性实施例中，第一间隔物65a可以从下电极图案34沿第三方向Z延伸，并且可以设置在数据存储材料图案36的第一侧表面36S_1、上电极图案38的第一侧表面38S_1和上导电图案44的第一侧表面44S_1上。第一间隔物65a可以具有基本一致的厚度，并且可以具有第一间隔物宽度WS1。[0063] 在本发明构思的示例性实施例中，上电极图案38的第一侧表面38S_1和上导电图案44的第一侧表面44S_1可以基本上彼此共面。[0064] 在本发明构思的示例性实施例中，第一间隔物65a可以覆盖存储材料图案36的上表面的边缘。第一间隔物65a可以具有围绕数据存储材料图案36的上表面的端部的弯曲形状。[0065] 如图2B所示，数据存储材料图案36的上表面的被第一间隔物65a覆盖的两侧的边缘的宽度的总和可以与上部区域的宽度W2a和第三宽度W3之间的差基本上相同。[0066] 在本发明构思的示例性实施例中，第二间隔物67a可以从第一导电结构12沿第三方向Z延伸，并且可以设置在第一间隔物65a的外侧表面和开关结构22的第一侧表面22S_1上。第二间隔物67a可以具有基本一致的厚度，并且可以具有第二间隔物宽度WS2。[0067] 第二间隔物67a可以具有围绕数据存储材料图案36的上表面的端部的弯曲形状。[0068] 第二间隔物67a可以覆盖第一导电结构12的上表面的边缘。[0069] 如图2B所示，第一导电结构12的上表面的被第二间隔物67a覆盖的两侧的边缘的宽度的总和可以与第一导电线12的宽度和第一宽度W1之间的差基本上相同。第一导电线12的宽度和第一宽度W1之间的差可以基本上等于第二间隔物宽度WS2的两倍。[0070] 在本发明构思的示例性实施例中，第二间隔物结构63b可以包括第三间隔物65b和第四间隔物67b。例如，第三间隔物65b可以位于存储单元结构MC1和MC2上，并且第四间隔物67b可以邻近于第二绝缘图案71。[0071] 在本发明构思的示例性实施例中，第三间隔物65b可以从下电极图案34沿第三方向Z延伸，并且可以设置在数据存储材料图案36的第二侧表面36S_2、上电极图案38的第二侧表面38S_2和上导电图案44的第二侧表面44S_2上。第三间隔物65b可以具有基本一致的厚度，并且可以具有第一间隔物宽度WS1。[0072] 在本发明构思的示例性实施例中，上电极图案38的第二侧表面38S_2和上导电图案44的第二侧表面44S_2可以基本上彼此共面。[0073] 在本发明构思的示例性实施例中，第三间隔物65b可以覆盖数据存储材料图案36的上表面的边缘。第三间隔物65b可以具有围绕数据存储材料图案36的上表面的端部的弯曲形状。[0074] 第三间隔物65b可以覆盖下电极图案34的上表面的边缘。[0075] 第四间隔物67b可以从第一导电结构12沿第三方向Z延伸，并且可以设置在第三间隔物65b的外侧表面和开关结构22的第二侧表面22S_2上。第四间隔物67b可以具有基本一致的厚度，并且可以具有第二间隔物宽度WS2。[0076] 第四间隔物67b可以具有围绕数据存储材料图案36的上表面的端部的弯曲形状。[0077] 第四间隔物67b可以覆盖第一导电结构12的上表面的边缘。[0078] 在本发明构思的示例性实施例中，第二间隔物结构63b可以包括比第一间隔物结构63a延伸得更远的部分。因此，每个第二间隔物结构63b在第三方向Z上的高度可以大于每个第一间隔物结构63a在第三方向Z上的高度。因此，第三间隔物65b可以在第三方向Z上比第一间隔物65a延伸得更远，并且可以与第二导电结构72的侧表面接触，第四间隔物67b可以比第二间隔物67a延伸得更远，并且可以设置在第二导电结构72的侧表面上。[0079] 在本发明构思的示例性实施例中，第一间隔物宽度WS1和第二间隔物宽度WS2可以不限于图中所示的示例，并且可以不同。[0080] 在本发明构思的示例性实施例中，第一间隔物65a和第三间隔物65b可以被称为第一区域，第二间隔物67a和第四间隔物67b可以被称为第二区域。[0081] 图2D和图2E是示出根据本发明构思的示例性实施例的半导体器件的一部分的放大截面图，并且该半导体器件还包括保护间隔物。图2D示出了与图2A所示的区域“A”相对应的区域，图2E示出了与图2A所示的区域“A‑1”相对应的区域。[0082] 参照图2D，第一间隔物结构163a可以包括邻近于第一存储单元结构MC1的第一间隔物165a、邻近于第一绝缘图案70的第二间隔物167a以及设置在第一间隔物165a与第一存储单元结构MC1之间的第一保护间隔物161a。[0083] 第一保护间隔物161a可以从数据存储材料图案36沿第三方向Z延伸，并且可以设置在上电极图案38的第一侧表面38S_1和上导电图案44的第一侧表面44S_1上。[0084] 第一间隔物165a可以设置在第一保护间隔物161a的外侧表面和数据存储材料图案36的第一侧表面36S_1上。第一保护间隔物161a可以设置在第一间隔物165a与上导电图案44之间。例如，第一间隔物165a可以与数据存储材料图案36的第一侧表面36S_1直接接触。第一间隔物165a可以覆盖下电极图案34的上表面的边缘。[0085] 第二间隔物167a可以从第一导电结构12沿第三方向Z延伸，并且可以设置在第一间隔物165a的外侧表面和开关结构22的第一侧表面22S_1上。第二间隔物167a可以覆盖第一导电结构12的上表面的边缘。[0086] 参照图2E，第二间隔物结构163b可以包括邻近于第一存储单元结构MC1的第三间隔物165b、邻近于第一绝缘图案70的第四间隔物167b以及设置在第三间隔物165b与第一存储单元结构MC1之间的第二保护间隔物161b。[0087] 第二保护间隔物161b可以从数据存储材料图案36沿第三方向Z延伸，并且可以设置在上电极图案38的第二侧表面38S_2和上导电图案44的第二侧表面44S_2上。[0088] 第三间隔物165b可以设置在第二保护间隔物161b的外侧表面和数据存储材料图案36的第二侧表面36S_2上。第二保护间隔物161b可以设置在第三间隔物165b与上导电图案44之间。例如，第三间隔物165b可以与数据存储材料图案36的第二侧表面36S_2直接接触。第三间隔物165b可以覆盖下电极图案34的上表面的边缘。[0089] 第四间隔物167b可以从第一导电结构12沿第三方向Z延伸，并且可以设置在第三间隔物165b的外侧表面和开关结构22的第二侧表面22S_2上。第四间隔物167b可以覆盖第一导电结构12的上表面的边缘。[0090] 第一保护间隔物161a和第二保护间隔物161b可以被称为保护间隔物。[0091] 在下面的描述中，将参照图2A描述在第三方向Z上堆叠有存储单元结构MC1和MC2的双堆叠结构。第二存储单元结构MC2可以具有通过将第一存储单元结构MC1在平面上旋转例如90度而形成的结构。因此，在图2A中，在由线I‑I'标记的区域中的第二存储单元结构MC2可以具有与在由线II‑II'标记的区域中的第一存储单元结构MC1的结构基本相同的结构，在由线II‑II'标记的区域中的第二存储单元结构MC2可以具有与在由线I‑I'标记的区域中的第一存储单元结构MC1的结构基本相同的结构。[0092] 在下面的描述中，将参照图3A至图7描述本发明构思的一个或更多个示例性实施例。在对本发明构思的一个或更多个示例性实施例的描述中，将仅描述在参照图2A至图2E的本发明构思的上述示例性实施例中描述的半导体器件的修改部分。因此，除非另有说明，否则可以根据参照图2A至图2E描述的前述示例性实施例来理解本发明构思的修改的示例性实施例的其他元件和部分。[0093] 图3A的截面图示出了根据本发明构思的示例性实施例的沿图1中的线I‑I'和II‑II'截取的半导体器件的截面，图3B和图3C是示出根据本发明构思的示例性实施例的图3A中所示的区域“B”的放大图。[0094] 参照图3A，第三距离D3b的最大值可以小于第二距离D2a的最小值，并且第三距离D3b的最小值可以与第一距离D1a基本相同。[0095] 对第三距离D3b的描述可以应用在第一方向X和第二方向Y上。[0096] 如图3B所示，第一间隔物65c可以覆盖上电极图案38a的上表面的边缘。第一间隔物65c可以具有围绕上电极图案38a的上表面的端部的弯曲形状。[0097] 如图3B所示，上电极图案38a的上表面的被第一间隔物65c覆盖的两侧的边缘的宽度的总和可以与第三宽度W3a和第四宽度W4之间的差基本相同。[0098] 第二间隔物67c可以具有围绕上电极图案38a的上表面的端部的弯曲形状。[0099] 对第一间隔物65c和第二间隔物67c的描述也可以应用于第三间隔物65d和第四间隔物67d。[0100] 参照图3B和图3C，上电极图案38a可以具有第三宽度W3a，并且第三宽度W3a的最大值可以与上部区域的宽度W2a基本相同。第三宽度W3a的最小值可以大于第四宽度W4的最大值。[0101] 对第三宽度W3a的描述可以应用在第一方向X和第二方向Y上。[0102] 在本发明构思的示例性实施例中，上电极图案38a的第一侧表面38aS_1和数据存储材料图案36的第一侧表面36S_1可以基本上彼此共面。上电极图案38a的第一侧表面38aS_1和数据存储材料图案36的第一侧表面36S_1可以是自对准的。[0103] 图3D和图3E是示出根据本发明构思的示例性实施例的还包括保护间隔物的半导体器件的一部分的放大截面图。图3D示出了与图3A中所示的区域“B”相对应的区域，图3E示出了与图3A中所示的区域“B‑1”相对应的区域。[0104] 参照图3D和图3E，第一间隔物结构163c可以包括邻近于第一存储单元结构MCl的第一间隔物165c、邻近于第一绝缘图案70的第二间隔物167c以及设置在第一间隔物165c与第一存储单元结构MC1之间的第一保护间隔物161c。[0105] 第一保护间隔物161c可以从上电极图案38a沿第三方向Z延伸，并且可以设置在上导电图案44的第一侧表面44S_1上。[0106] 第一间隔物165c可以设置在第一保护间隔物161c的外侧表面和数据存储材料图案36的第一侧表面36S_1上。第一保护间隔物161c可以设置在第一间隔物165c与上导电图案44之间。第一间隔物165c可以覆盖下电极图案34的上表面的边缘。[0107] 第二间隔物167c可以从第一导电结构12沿第三方向Z延伸，并且可以设置在第一间隔物165c的外侧表面和开关结构22的第一侧表面22S_1上。第二间隔物167c可以覆盖第一导电结构12的上表面的边缘。[0108] 对第一间隔物165c、第二间隔物167c和第一保护间隔物161c的描述也可以应用于第三间隔物165d、第四间隔物167d和第二保护间隔物161d(例如，在图3E中)。[0109] 图4A的截面图示出了根据本发明构思的示例性实施例的沿图1中的线I‑I'和II‑II'截取的半导体器件的截面。图4B和图4C是示出根据本发明构思的示例性实施例的图4A中所示的区域“C”的放大图。[0110] 参照图4A，第二距离D2b的最小值可以大于第一距离D1a。[0111] 在本发明构思的示例性实施例中，第三距离D3c的最小值可以大于第一距离D1a。第三距离D3c的最大值可以小于第二距离D2b的最小值。[0112] 对第二距离D2b和第三距离D3c的描述可以应用在第一方向X和第二方向Y上。[0113] 如图4B所示，第一间隔物65e可以覆盖数据存储材料图案36的上表面的边缘和上电极图案38b的上表面的边缘。第一间隔物65e可以具有围绕数据存储材料图案36的上表面的端部和上电极图案38b的上表面的端部的弯曲形状。[0114] 如图4B所示，数据存储材料图案36的上表面的两侧的边缘的宽度与上电极图案38b的上表面的两侧的边缘的宽度之和可以与上部区域的宽度W2a与第四宽度W4a之间的差基本上相同。[0115] 第二间隔物67e可以具有围绕数据存储材料图案36的上表面的端部和上电极图案38b的上表面的端部的弯曲形状。[0116] 对第一间隔物65e和第二间隔物67e的描述也可以应用于第三间隔物65f和第四间隔物67f。[0117] 参照图4B和图4C，上电极图案38b可以具有第三宽度W3b，并且第三宽度W3b的最大值可以小于数据存储材料图案36的上部区域的宽度W2a。[0118] 在本发明构思的示例性实施例中，上导电图案44a可以具有第四宽度W4a，并且第四宽度W4a的最大值可以小于第三宽度W3b的最小值。第三宽度W3b的最大值可以小于数据存储材料图案36的上部区域的宽度W2a。[0119] 对第三宽度W3b和第四宽度W4a的描述可以应用在第一方向X和第二方向Y上。[0120] 在本发明构思的示例性实施例中，上导电图案44a的第一侧表面44aS_1、上电极图案38b的第一侧表面38bS_1和数据存储材料图案36的第一侧表面36S_1可以彼此不共面。[0121] 图4D和图4E是示出根据本发明构思的示例性实施例的还包括保护间隔物的半导体器件的一部分的放大截面图。[0122] 参照图4D和图4E，第一间隔物结构163e可以包括邻近于第一存储单元结构MCl的第一间隔物165e、邻近于第一绝缘图案70的第二间隔物167e以及设置在第一间隔物165e与第一存储单元结构MC1之间的第一内部保护间隔物161e和第一外部保护间隔物161ee。[0123] 第一内部保护间隔物161e可以从上电极图案38b沿第三方向Z延伸，并且可以设置在上导电图案44a的第一侧表面44aS_1上。[0124] 第一外部保护间隔物161ee可以从数据存储材料图案36沿第三方向Z延伸，并且可以设置在上导电图案44a的第一侧表面44aS_1和上电极图案38b的第一侧表面38bS_1上。[0125] 第一内部保护间隔物161e可以设置在第一外部保护间隔物161ee与上导电图案44a之间。第一外部保护间隔物161ee可以设置在第一内部保护间隔物161e与第一间隔物165e之间。例如，上导电图案44a的第一侧表面44aS_1可以与第一内部保护间隔物161e直接接触。例如，上电极图案38b的第一侧表面38bS_1可以与第一外部保护间隔物161ee直接接触。[0126] 第一间隔物165e可以设置在第一外部保护间隔物161ee的外侧表面和数据存储材料图案36的第一侧表面36S_1上。第一间隔物165e可以覆盖下电极图案34的上表面的边缘。[0127] 第二间隔物167e可以从第一导电结构12沿第三方向Z延伸，并且可以设置在第一间隔物165e的外侧表面和开关结构22的第一侧表面22S_1上。第二间隔物167e可以覆盖第一导电结构12的上表面的边缘。[0128] 对第一间隔物165e、第二间隔物167e、第一内部保护间隔物161e和第一外部保护间隔物161ee的描述也可以应用于第三间隔物165f、第四间隔物167f、第二内部保护间隔物161f和第二外部保护间隔物161ff。[0129] 图5至图7的截面图示出了根据本发明构思的示例性实施例的沿图1中的线I‑I'和II‑II'截取的半导体器件的截面。[0130] 参照图2A和图5，图5中的由线I‑I'标记的区域中的第二存储单元结构MC2和图5中的由线II‑II'标记的区域中的第一存储单元结构MC1均可以具有与图2A中的每个存储单元结构的结构不同的结构。[0131] 在本发明构思的示例性实施例中，开关结构222在第一方向X上的宽度可以大于开关结构222在第二方向Y上的宽度。例如，开关结构222可以包括开关材料图案226，并且开关材料图案226在第一方向X上的宽度可以大于开关材料图案226在第二方向Y上的宽度。[0132] 在本发明构思的示例性实施例中，数据存储结构232在第一方向X上的宽度可以大于数据存储结构232在第二方向Y上的宽度。例如，数据存储结构232可以包括数据存储材料图案236，并且数据存储材料图案236在第一方向X上的宽度可以大于数据存储材料图案236在第二方向Y上的宽度。[0133] 在本发明构思的示例性实施例中，数据存储材料图案236的上部区域之间的在第二方向Y上的第一距离D1a可以大于数据存储材料图案236的上部区域之间的在第一方向X上的第一距离D1a'。[0134] 在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的上导电图案244之间的第二距离D2a可以大于在第一方向X上彼此邻近的上导电图案244之间的第二距离D2a'。[0135] 在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的上电极图案238之间的第三距离D3a可以大于在第一方向X上彼此邻近的上电极图案238之间的第三距离D3a'。[0136] 在本发明构思的示例性实施例中，第一距离D1a'可以小于第二距离D2a'的最小值，并且第三距离D3a'的最大值可以与第二距离D2a'的最小值基本相同。[0137] 参照图3A和图6，图6中的由线I‑I'标记的区域中的第二存储单元结构MC2和图6中的由线II‑II'标记的区域中的第一存储单元结构MC1均可以具有与图3A中的每个存储单元结构的结构不同的结构。[0138] 在本发明构思的示例性实施例中，数据存储结构232a在第一方向X上的宽度可以大于数据存储结构232a在第二方向Y上的宽度。例如，数据存储结构232a可以包括数据存储材料图案236，并且数据存储材料图案236在第一方向X上的宽度可以大于数据存储材料图案236在第二方向Y上的宽度。[0139] 在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的数据存储材料图案236之间的第一距离D1a可以大于在第一方向X上彼此邻近的数据存储材料图案236之间的第一距离D1a'。[0140] 在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的上导电图案244之间的第二距离D2a可以大于在第一方向X上彼此邻近的上导电图案244之间的第二距离D2a'。[0141] 在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的上电极图案238a之间的第三距离D3b可以大于在第一方向X上彼此邻近的上电极图案238a之间的第三距离D3b'。[0142] 在本发明构思的示例性实施例中，第三距离D3b'的最大值可以大于第二距离D2a'的最小值，并且第三距离D3b'的最小值可以与第一距离D1a'基本相同。[0143] 参照图4A和图7，图7中的由线I‑I'标记的区域中的第二存储单元结构MC2和图7中的由线II‑II'标记的区域中的第一存储单元结构MC1均可以具有与图4A中的每个存储单元结构的结构不同的结构。[0144] 在本发明构思的示例性实施例中，数据存储结构232b在第一方向X上的宽度可以大于数据存储结构232b在第二方向Y上的宽度。例如，数据存储结构232b可以包括数据存储材料图案236，并且数据存储材料图案236在第一方向X上的宽度可以大于数据存储材料图案236在第二方向Y上的宽度。[0145] 在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的数据存储材料图案236之间的第一距离D1a可以大于在第一方向X上彼此邻近的数据存储材料图案236之间的第一距离D1a'。[0146] 在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的上导电图案244a之间的第二距离D2b可以大于在第一方向X上彼此邻近的上导电图案244a之间的第二距离D2b'。[0147] 在本发明构思的示例性实施例中，在第二方向Y上彼此邻近的上电极图案238b之间的第三距离D3c可以大于在第一方向X上彼此邻近的上电极图案238b之间的第三距离D3c'。[0148] 在本发明构思的示例性实施例中，第二距离D2b'可以大于第一距离D1a'。例如，第二距离D2b'的最小值可以大于第一距离D1a'的最小值。[0149] 在本发明构思的示例性实施例中，第三距离D3c'的最小值可以大于第一距离D1a'，并且第三距离D3c'的最大值可以小于第二距离D2b'的最小值。[0150] 上面参照图1至图7描述的半导体器件的存储单元结构MC1和MC2中所包括的开关结构22、数据存储结构32和上导电图案44均可以具有根据纵横比的倾斜的侧表面，该倾斜的侧表面的上部的宽度比下部的宽度窄。然而，本发明构思不限于此。[0151] 在下面的描述中，将参照图1和图8至图26描述根据本发明构思的示例性实施例的制造半导体器件的方法。图8至图26是示出根据本发明的示例性实施例的沿图1中的线I‑I'和线II‑II'截取的区域的截面图。[0152] 在下面的描述中，将描述在第一方向X上蚀刻单元堆叠件的工艺。[0153] 参照图1至图8，基础结构3可以包括半导体衬底6和位于半导体衬底6上的下电路区域9。下电路区域9可以是外围电路区域。可以在基础结构3上设置沿第一方向X延伸的第一导电结构12。可以在第一导电结构12的侧表面上形成间隙填充绝缘图案20。间隙填充绝缘图案20可以由诸如氧化硅等的绝缘材料形成。[0154] 可以在第一导电结构12和间隙填充绝缘图案20上形成平行于半导体衬底6的上表面6S并且在第一方向X和第二方向Y上延伸的多个层。该多个层可以包括依次堆叠的下导电层124、开关材料层126、中间导电层128、下电极层134、数据存储材料层136、上电极层138和上导电层144。[0155] 可以在上导电层144的上表面上形成均具有沿第一方向X延伸的线形的第一掩模图案51。第一掩模图案51可以包括依次堆叠的多晶硅层55和氧化硅层59。[0156] 参照图1至图9，可以使用蚀刻工艺去除上导电层144的部分区域和上电极层138的部分区域。未被蚀刻工艺去除的区域可以保留为上导电线144'和上电极线138'。上导电线144'和上电极线138'均可以具有沿第一方向X延伸的线形。当位于数据存储材料层136上的上电极层138的部分区域被去除时，数据存储材料层136的上表面的一部分可以被暴露。[0157] 参照图10，可以形成覆盖上导电线144'的侧表面、上电极线138'的侧表面和第一掩模图案51的侧表面的第一保护间隔物161a。第一保护间隔物161a可以从数据存储材料层136的上表面的一部分沿第三方向Z延伸。第一保护间隔物161a可以由诸如氧化硅、氮化硅等的绝缘材料形成。[0158] 例如，可以使用原子层沉积(ALD)形成第一保护间隔物161a。可以通过原子层沉积法在大约0℃以上且大约250℃以下的温度下形成第一保护间隔物161a。根据本发明构思的示例性实施例，可以改变第一保护间隔物161a的宽度。[0159] 在形成第一保护间隔物161a之前，可以执行基于酸的清洁工艺或基于碱的清洁工艺。[0160] 参照图11和图12，可以使用蚀刻工艺去除数据存储材料层136的部分区域。未被蚀刻工艺去除的区域可以保留为数据存储材料线136'。数据存储材料线136'可以具有沿第一方向X延伸的线形。当去除数据存储材料层136的部分区域时，下电极层134的上表面的一部分可以被暴露。[0161] 当在通过第一保护间隔物161a覆盖上导电线144'的侧表面的步骤中执行蚀刻工艺时，设置在上导电线144'的下部的数据存储材料线136'的宽度可以大于上导电线144'的宽度。例如，数据存储材料线136'的宽度可以比上导电线144'的宽度大了第一保护间隔物的宽度WP1。[0162] 在通过蚀刻工艺去除数据存储材料层136的工艺中，数据存储材料的残留物可能沉积在第一保护间隔物161a的外侧表面上。在随后的清洁工艺中，当去除第一保护间隔物161a时，还可以去除数据存储材料的残留物。因此，数据存储材料的残留物可以保留在下电极层134、数据存储材料线136'和上导电线144'上，从而可以防止在清洁工艺中导致的对图案的损坏。清洁工艺可以在pH0至pH4的酸性条件或pH6至pH11的碱性条件下进行。在本发明构思的示例性实施例中，可以不去除第一保护间隔物161a。因此，第一保护间隔物161a可以保留在上导电线144'的侧表面和上电极线138'的侧表面上，同时数据存储材料的残留物沉积在外侧表面上。然而，本发明构思的示例性实施例不限于此。可以通过清洁工艺去除沉积在第一保护间隔物161a的外表面上的数据存储材料的残留物。[0163] 参照图1至图13，可以形成从下电极层134沿第三方向Z和第一方向X延伸的第一间隔物65a。第一间隔物65a可以设置在数据存储材料线136'的侧表面、上电极线138'的侧表面和上导电线144'的侧表面上。[0164] 第一间隔物65a可以覆盖数据存储材料线136'的上表面的边缘。第一间隔物65a可以具有围绕数据存储材料线136'的上表面的端部的弯曲形状。[0165] 第一间隔物65a可以具有基本一致的厚度。例如，第一间隔物65a可以通过原子层沉积(ALD)形成。第一间隔物65a可以由诸如氧化硅、氮化硅等的绝缘材料形成。[0166] 参照图1至图14，可以使用蚀刻工艺去除下电极层134的部分区域、中间导电层128的部分区域、开关材料层126的部分区域和下导电层124的部分区域。未被蚀刻工艺去除的区域可以保留为下电极线134'、中间导电线128'、开关材料线126'和下导电线124'。[0167] 下电极线134'、中间导电线128'、开关材料线126'和下导电线124'均可以具有沿第一方向X延伸的线形。当去除了下电极层134的部分区域、中间导电层128的部分区域、开关材料层126的部分区域和下导电层124的部分区域时，第一导电结构12的上表面的边缘和间隙填充绝缘图案20的上表面可以被暴露。[0168] 参照图1至图15，可以形成从第一导电结构12的上表面的边缘沿第三方向Z延伸的第二间隔物67a。第二间隔物67a可以设置在下导电线124'的侧表面、开关材料线126'的侧表面、中间导电线128'的侧表面和下电极线134'的侧表面上。第二间隔物67a可以设置在第一间隔物65a的外侧表面上。[0169] 第二间隔物67a可以具有围绕数据存储材料线136'的上部的端部的弯曲形状。[0170] 第二间隔物67a可以具有基本一致的厚度。例如，第二间隔物67a可以通过原子层沉积(ALD)形成。第二间隔物67a可以由诸如氧化硅、氮化硅等的绝缘材料形成。[0171] 参照图16，可以形成从间隙填充绝缘图案20沿第三方向Z延伸的第一绝缘图案70。第一绝缘图案70可以与第二间隔物67a的外侧表面接触。第一绝缘图案70可以由诸如氧化硅、氮化硅等的绝缘材料形成。[0172] 参照图17，可以去除第一掩模图案51、第一间隔物65a的上部、第二间隔物67a的上部和第一绝缘图案70的上部。可以暴露上导电线144'的上表面。[0173] 参照图18，可以形成覆盖上导电线144'的暴露的上表面和第一绝缘图案70的上表面的第二初步导电层72'。第二初步导电层72'可以平行于半导体衬底6的上表面6S，并且可以在第一方向X和第二方向Y上延伸。[0174] 参照图8至图18，可以通过改变蚀刻工艺和形成间隔物的工艺来制造根据本发明构思的示例性实施例的半导体器件的结构。[0175] 在本实施例中，可以使用蚀刻工艺去除上导电层144的部分区域，并且可以形成保护间隔物。[0176] 在本实施例中，在使用蚀刻工艺去除了上导电层144的部分区域之后，可以形成保护间隔物。可以通过清洁工艺形成保护间隔物，可以去除上电极层138的部分区域，并且可以形成另一保护间隔物。[0177] 在下面的描述中，将描述沿第二方向Y蚀刻单元堆叠件的工艺。[0178] 参照图1和图19，可以在第二初步导电层72'的上表面上形成均具有沿第二方向Y延伸的线形的第二掩模图案151。第二掩模图案151可以包括依次堆叠的多晶硅层155和氧化硅层159。[0179] 参照图1和图20，可以去除第二初步导电层72'的部分区域、上导电线144'的部分区域和上电极线138'的部分区域。因此，可以形成第二导电结构72、上导电图案44和上电极图案38。数据存储材料线136'的上表面的一部分可以通过蚀刻工艺被暴露。[0180] 参照图21，可以形成覆盖上导电图案44的侧表面、上电极图案38的侧表面和第二掩模图案151的侧表面的第二保护间隔物161b。第二保护间隔物161b可以从数据存储材料线136'的上表面的一部分沿第三方向Z延伸。第二保护间隔物161b可以由诸如氧化硅、氮化硅等的绝缘材料形成。[0181] 例如，第二保护间隔物161b可以通过原子层沉积形成。可以使用原子层沉积法在大约0℃以上且大约250℃以下的温度下形成第二保护间隔物161b。在本发明构思的示例性实施例中，第二保护间隔物161b的宽度可以变化。[0182] 在形成第二保护间隔物161b之前，可以执行基于酸的清洁工艺或基于碱的清洁工艺。[0183] 参照图22和图23，可以使用蚀刻工艺去除数据存储材料线136'的部分区域。当去除了具有线形的数据存储材料线136'的部分区域时，可以形成数据存储材料图案36。可以通过蚀刻工艺暴露下电极线134'的上表面的一部分。[0184] 当在通过第二保护间隔物161b覆盖上导电图案44的侧表面的步骤中执行蚀刻工艺时，设置在上导电图案44的下部的数据存储材料图案36的宽度可以大于上导电图案44的宽度。例如，数据存储材料图案36的宽度可以比上导电图案44的宽度大了第二保护间隔物的宽度WP2。[0185] 在通过蚀刻工艺去除数据存储材料线136'的过程中，数据存储材料的残留物可能沉积在第二保护间隔物161b的外侧表面上。在后续的清洁工艺中，随着第二保护间隔物161b被去除，可以有效地去除数据存储材料的残留物。因此，数据存储材料的残留物可以保留在下电极线134'、数据存储材料图案36和上导电图案44上，从而可以防止在清洁工艺中可能发生的对图案的损坏。[0186] 在本发明构思的示例性实施例中，可以不去除第二保护间隔物161b。因此，第二保护间隔物161b可以保留在上导电图案44的侧表面和上电极图案38的侧表面上，而数据存储材料的残留物沉积在第二保护间隔物161b的外侧表面上。然而，本发明构思不限于此。可以通过清洁工艺去除沉积在第二保护间隔物161b的外侧表面上的数据存储材料的残留物。[0187] 参照图24，可以形成从中间导电线134'在第三方向Z和第一方向X上延伸的第三间隔物65b。第三间隔物65b可以设置在数据存储材料图案36的侧表面、上电极图案38的侧表面和上导电图案44的侧表面上。第三间隔物65b可以包括沿第三方向Z比第一间隔物65a延伸得更远的部分，并且可以设置在第二导电结构72的侧表面上。[0188] 第三间隔物65b可以覆盖数据存储材料图案36的上表面的边缘。第三间隔物65b可以具有围绕数据存储材料图案36的上表面的端部的弯曲形状。[0189] 第三间隔物65b可以具有基本一致的厚度，并且可以具有第一间隔物宽度WS1。例如，第三间隔物65b可以通过原子层沉积形成。第三间隔物65b可以由诸如氧化硅、氮化硅等的绝缘材料形成。[0190] 可以去除下电极线134'的部分区域、中间导电线128'的部分区域、开关材料线126'的部分区域和下导电线124'的部分区域。因此，可以形成下电极图案34、中间导电图案28、开关材料图案26和下导电图案24。[0191] 可以通过蚀刻工艺暴露第一导电结构12的上表面和间隙填充绝缘图案20的上表面。[0192] 参照图25，可以形成从第一导电结构12的上表面沿第三方向Z延伸的第四间隔物67b。第四间隔物67b可以设置在下导电图案24的侧表面、开关材料图案26的侧表面、中间导电图案28的侧表面和下电极图案34的侧表面上。第四间隔物67b可以设置在第三间隔物65b的外侧表面上。第四间隔物67b可以包括沿第三方向Z比第二间隔物67a延伸得更远的部分，并且可以设置在第二导电结构72的侧表面上。[0193] 第四间隔物67b可以具有围绕数据存储材料图案36的上部的端部的弯曲形状。[0194] 第四间隔物67b可以具有基本一致的厚度。例如，第四间隔物67b可以通过原子层沉积形成。第四间隔物67b可以由诸如氧化硅、氮化硅等的绝缘材料形成。[0195] 可以形成从第一导电结构12沿第三方向Z延伸的第一绝缘图案70。第一绝缘图案70可以与第四间隔物67b的外侧表面接触。第一绝缘图案70可以由诸如氧化硅、氮化硅等的绝缘材料形成。[0196] 参照图26，可以去除第二掩模图案151、第三间隔物65b的上部、第四间隔物67b的上部和第一绝缘图案70的上部。可以暴露第一绝缘图案70的上表面。[0197] 参照图19和图26，可以通过改变蚀刻工艺和形成间隔物的工艺来制造根据本发明构思的修改的示例性实施例的半导体器件的结构。[0198] 在本实施例中，可以使用蚀刻工艺去除第二初步导电层72'的部分区域和上导电线144'的部分区域。另外，可以形成保护间隔物，并且可以使用蚀刻工艺去除上电极线138'的部分区域和数据存储材料线136'的部分区域。因此，可以提供图3A和图3B所示的示例性实施例的修改的示例性实施例。[0199] 在修改的示例性实施例中，可以使用蚀刻工艺去除第二初步导电层72'的部分区域和上导电线144'的部分区域。另外，可以形成保护间隔物，并且可以通过清洁工艺去除保护间隔物。此外，可以去除上电极线138'的部分区域，并且可以形成另一保护间隔物。因此，可以提供图4A和图4B所示的示例性实施例的修改的示例性实施例。[0200] 根据本发明构思的示例性实施例，通过至少包括在蚀刻工艺之后在数据存储材料图案的上部形成间隔物的单个工艺，可以防止半导体器件图案的倾斜缺陷。[0201] 另外，由于可以形成可以去除在蚀刻过程中残留的残留金属的间隔物，因此可以防止由残留金属引起的对半导体器件的损坏。[0202] 尽管已经参考本发明构思的示例性实施例具体示出和描述了本发明构思，但是对于本领域普通技术人员显而易见的是，在不脱离由所附权利要求限定的本发明构思的精神和范围的情况下，可以对示例性实施例做出形式和细节上的各种改变。

专利地区：韩国

专利申请日期：2020-07-08

专利公开日期：2024-07-26

专利公告号：CN112310147B