可左右滑动选省市

一种基于5G的LDPC高性能译码软信息权重分配方法

更新时间:2024-10-01
一种基于5G的LDPC高性能译码软信息权重分配方法 专利申请类型:发明专利;
地区:四川-成都;
源自:成都高价值专利检索信息库;

专利名称:一种基于5G的LDPC高性能译码软信息权重分配方法

专利类型:发明专利

专利申请号:CN202210407432.9

专利申请(专利权)人:成都中科微信息技术研究院有限公司
权利人地址:四川省成都市天府新区湖畔路北段269号1栋5楼

专利发明(设计)人:刘多强,卜智勇,贾巧伶,薛顺瑞

专利摘要:本发明提供一种基于5G的LDPC高性能译码软信息权重分配方法,包括:S100,ARM多核处理器通过PCIe接口向接收机的FPGA/ASIC基带处理单元传输用于接收机信号处理的参数;S200,FPGA/ASIC基带处理单元利用接收的参数对接收信号进行信号处理;所述基带处理单元对接收信号进行OFDM解调、信道估计、信道均衡、软解调、解扰、解速率匹配、LDPC解码和CRC校验。本发明能够满足5G基站接收机处理过程中的高吞吐率低时延需求。

主权利要求:
1.一种基于5G的LDPC高性能译码软信息权重分配方法,其特征在于,所述方法包括:S100,ARM多核处理器通过PCIe接口向接收机的FPGA/ASIC基带处理单元传输用于接收机信号处理的参数;
S200,FPGA/ASIC基带处理单元利用接收的参数对接收信号进行信号处理;所述基带处理单元对接收信号进行OFDM解调、信道估计、信道均衡、软解调、解扰、解速率匹配、LDPC解码和CRC校验;
所述软解调的方法包括:
计算接收机接收到接收信号y的概率:
其中, 表示接收机接收到接收信号y的概率;xk表示第k个子载波上的发射信号;
接收信号y中包含m个比特bn(n=0,1,…,m‑1),m为调制阶数;h为信道估计得到的信道响2
应;σ表示噪声方差;
根据接收机接收到接收信号y的概率,计算接收信号y中每个比特bn(n=0,1,…,m‑1)的LLR软值:*
其中,max函数定义为:
*
max(α,β)=log[exp(α)+exp(β)]=max(α,β)+log(1+exp{‑|β‑α|})≈max(α,β)(7)*
α和β为max函数定义中的两个示例参数;LLR(bn)表示比特bn的对数似然比; 是符号集S中第n比特为1时的映射符号集, 是第n比特为0时的映射符号集;
将式(3)和式(4)代入式(6)得到:
信道均衡后输出的IQ数据 为复数形式,表示为:
根据调制方式划分星座图区域,并对信道均衡后输出的IQ数据的实部a和虚部b求得绝对值;然后根据实部和虚部的绝对值大小和星座图区域,计算绝对值与星座图区域分界值的差值;然后根据差值并利用式(8)得到缩放前的LLR软值;最后对各LLR软值分配权重缩放因子,使得最终的LLR软值尽可能地落在星座图中星座点模板附近;最终的LLR软值经过定点化处理后输出,即为经软解调后的LLR软值;
所述LDPC解码的方法包括:通过LDPC解码器进行LDPC解码,所述LDPC解码采用归一化最小和解码算法,采用FPGA或者ASIC实现LDPC解码器;进行LDPC解码时根据实际情况配置最大迭代次数和归一化缩放因子;通过联合系统仿真或者根据实际应用场景进行实时调整,得出最大解码迭代次数的参考值;对整个接收机进行仿真或通过外场试验获取数据,并与MATLAB软件仿真算法链路参考模型进行对比分析,最终确定合适的归一化缩放因子。
2.根据权利要求1所述的基于5G的LDPC高性能译码软信息权重分配方法,其特征在于,所述OFDM解调的方法包括:接收信号为时域的IQ数据;
先去除接收信号中一个slot周期内每个符号的循环前缀,再通过IFFT变换将时域的IQ数据符号转换为频域的IQ数据符号,这些符号中包含用于接收解调的DM‑RS符号。
3.根据权利要求2所述的基于5G的LDPC高性能译码软信息权重分配方法,其特征在于,所述信道估计的方法包括:采用复杂度低的最小二乘法,按照5GNR标准协议中的DM‑RS符号的时频域资源映射规则,将接收信号经OFDM解调得到的DM‑RS符号数据与本地DM‑RS符号数据进行共轭相乘,计算出DM‑RS符号的信道响应系数,再依次通过Gardner插值、时域去噪和线性插值,估计出信道响应。
4.根据权利要求3所述的基于5G的LDPC高性能译码软信息权重分配方法,其特征在于,所述信道均衡的方法包括:首先,采用迫零均衡算法ZF和/或最小均方误差均衡算法MMSE对信道估计得到的信道响应进行求逆运算,由此完成信道均衡:(1)采用迫零均衡算法ZF时,有:
(2)采用最小均方误差均衡算法MMSE时,有:
*
其中:y为接收信号;为信道均衡后输出的IQ数据;h为信道估计得到的信道响应;h 为2
h的共轭矩阵;σ表示噪声方差;
然后,对信道均衡后输出的IQ数据 进行限幅,得到限幅后的IQ数据。
5.根据权利要求4所述的基于5G的LDPC高性能译码软信息权重分配方法,其特征在于,所述解扰的方法包括:基于5GNR物理层协议TS38.211,利用RNTI和NID产生初始序列;
然后通过初始序列生成伪随机序列;
最后利用伪随机序列对经软解调后的LLR软值进行解扰。
6.根据权利要求5所述的基于5G的LDPC高性能译码软信息权重分配方法,其特征在于,产生初始序列的方法为:
15
cinit=nRNTI·2 +nID(10)其中,cinit为初始序列;nRNTI为无线网络临时标识符;nID为物理层小区ID。
7.根据权利要求6所述的基于5G的LDPC高性能译码软信息权重分配方法,其特征在于,生成伪随机序列的方法为:P(n)=(x1(n+NC)+x2(n+NC))mod2(11)x1(n+31)=(x1(n+3)+x1(n))mod2(12)x2(n+31)=(x2(n+3)+x2(n+2)+x1(n+1)+x1(n))mod2(13)其中:Nc=1600;x1(n)初始化为x1(0)=1,x1(n)=0,n=1,2,…,31;x2(n)满足:
8.根据权利要求7所述的基于5G的LDPC高性能译码软信息权重分配方法,其特征在于,利用伪随机序列对经软解调后的LLR软值进行解扰的方法为:如果对应的伪随机序列P(n)为1,则对当前的LLR软值进行取反输出;否则,输出原来的LLR软值。
9.根据权利要求8所述的基于5G的LDPC高性能译码软信息权重分配方法,其特征在于,所述解速率匹配的方法包括:将解扰后的LLR软值写入一个缓存单元,根据相应的参数,将一个数据块平均分成若干个CB码块,按照5GNR物理层协议TS38.212计算解速率匹配后输出的码块数和数据读取的起始位置k0,对每个CB码块的码字起始位置的2Zc个被打孔码字进行“0x00”字节填充,最后逐次输出CB码块;Zc为LDPC码基图移位因子。 说明书 : 一种基于5G的LDPC高性能译码软信息权重分配方法技术领域[0001] 本发明涉及无线通信技术领域,具体而言,涉及一种基于5G的LDPC高性能译码软信息权重分配方法。背景技术[0002] 随着5G逐渐商用,5G基站正在加快部署。在应用场景方面,5G将支持增强移动宽带(eMBB)、海量机器通信(mMTC)和超高可靠低时延通信(URLLC)三大类应用场景,在5G系统设计时,将充分考虑不同场景和业务的差异化需求。[0003] 为了支持eMBB等应用场景,5GNR物理层关键技术中除了采用新型的信道编码技术外,还采用更大的载波带宽以及更丰富的调制方式,将为实现5G系统的关键技术指标提供有力支撑。[0004] 面对5G网络超大容量、端到端超低时延与海量连接等应用需求,采用高阶QAM调制和新型信道编码技术,进一步提升信道传输性能。5GNR的调制方式包括:π/2‑BPSK、QPSK、16QAM、64QAM和256QAM。在5GNR系统中,数据信道采用QC‑LDPC码进行信道编解码。为了使LDPC译码器能够更好地实现译码,在解调时一般采用软判决技术代替传统的硬判决技术,以此保证信道译码器能够获得更多的信息。[0005] 在加性高斯白噪声(AWGN)信道和衰落信道中,软判决相比于硬判决,能够获得更多的软判决增益。软判决译码器需要解调器输出表示比特取值概率的信息,为了获取高阶调制信号的解调软信息,一般采用最大后验概率准则的对数似然比(LLR)算法进行计算。然而,由于该算法涉及复杂的指数和对数运算,不利于硬件实现,并且资源消耗大,解调时延长。为简化LLR算法,欧氏距离法和边界判决法被相继提出,应用到LTE系统设计。[0006] 5GNR基带处理单元通常采用ASIC基带芯片或FPGA芯片开发实现,为支持5G不同应用场景,定制化设计需求为产品上市带来一系列挑战。5G宏基站或小基站分布式单元DU基带作为整个5G系统的核心,MIMO接收机的设计成为系统性能的瓶颈。ZF均衡和MMSE均衡算法在接收机中得到广泛应用,PUSCH信道估计与均衡处理直接影响比特级的信道解码,同时,软解调LLR值对LDPC译码性能有重要影响。为适应新型的LDPC信道编解码技术,同时为了有利于5G基站或终端接收机的设计实现,需进一步优化软解调LLR算法,以求解各调制方式下比特取值概率的软信息,提高LDPC译码性能,降低物理层处理时延,提高系统数据吞吐率。[0007] 当前移动通信接收机信道均衡技术方案常采用MMSE均衡算法,需计算符号功率和2噪声方差σ,尽可能恢复原始发送信号,并在软解调处理时,根据不同的调制发方式,求出软比特的LLR。在基于OFDM技术的5G基站物理层接收机实现时,多天线MIMO和多用户接入,将导致接收机的设计实现复杂度急剧上升,信道估计与均衡处理以及软解调过程,将消耗大量硬件资源。同时,复杂的指数和对数运算,对于可编程逻辑电路实现将带来挑战。以FPGA/ASIC为代表的硬件实现方案,是业界设计5G基站或终端的必要选择。因此,在满足5G系统性能指标的同时,尽可能以较低的设计复杂度满足应用需求。然而,这也为5G基带算法设计和硬件实现带来巨大挑战。[0008] 针对eMBB等高数据速率业务场景,NR需满足高阶QAM调制与解调。基站侧的NR上行PUSCH信道作为数据信道,对于多天线和多用户的应用需求,使得接收基带处理较为复杂。MIMO系统的多天线收发,接收机信道估计和均衡运算量大,并且消耗大量硬件资源。传统的软解调LLR计算方案,需要考虑信道的噪声方差和信道响应对LLR的影响,使得运算极为复杂。软件实现方案需要多核多线程处理,功耗大,时延长,对基带处理设计是巨大的挑战,难以满足实际需求。硬件实现方案,可充分利用并行和流水处理优势,实现低时延处理,但是对复杂的指数和对数运算,并不友好,因此需要对算法进行简化。针对5GNR数据业务的物理上行共享信道PUSCH,软解调处理对链路比特级的LDPC解码有重大影响,需要结合解码器的特性去设计软解调算法和硬件模块。[0009] 从5GNR基带硬件资源消耗、系统性能、设计开发成本和功耗能效等方面考虑,使得系统算法和硬件电路实现达到可接收的相对平衡,是当前5G基站和终端产品设计的难点。发明内容[0010] 本发明旨在提供一种基于5G的LDPC高性能译码软信息权重分配方法,以满足5G基站接收机处理过程中的高吞吐率低时延需求。[0011] 本发明提供的一种基于5G的LDPC高性能译码软信息权重分配方法,包括:[0012] S100,ARM多核处理器通过PCIe接口向接收机的FPGA/ASIC基带处理单元传输用于接收机信号处理的参数;[0013] S200,FPGA/ASIC基带处理单元利用接收的参数对接收信号进行信号处理;所述基带处理单元对接收信号进行OFDM解调、信道估计、信道均衡、软解调、解扰、解速率匹配、LDPC解码和CRC校验。[0014] 进一步,所述OFDM解调的方法包括:[0015] 接收信号为时域的IQ数据;[0016] 先去除接收信号中一个slot周期内每个符号的循环前缀,再通过IFFT变换将时域的IQ数据符号转换为频域的IQ数据符号,这些符号中包含用于接收解调的DM‑RS符号。[0017] 进一步,所述信道估计的方法包括:采用复杂度相对较低的最小二乘法,按照5GNR标准协议中的DM‑RS符号的时频域资源映射规则,将接收信号经OFDM解调得到的DM‑RS符号数据与本地DM‑RS符号数据进行共轭相乘,计算出DM‑RS符号的信道响应系数,再依次通过Gardner插值、时域去噪和线性插值,估计出信道响应。[0018] 进一步,所述信道均衡的方法包括:[0019] 首先,采用迫零均衡算法ZF和/或最小均方误差均衡算法MMSE对信道估计得到的信道响应进行求逆运算,由此完成信道均衡:[0020] (1)采用迫零均衡算法ZF时,有:[0021][0022] (2)采用最小均方误差均衡算法MMSE时,有:[0023][0024] 其中:y为接收信号;为信道均衡后输出的IQ数据;h为信道估计得到的信道响应;* 2h为h的共轭矩阵;σ表示噪声方差;[0025] 然后,对信道均衡后输出的IQ数据 进行限幅,得到限幅后的IQ数据。[0026] 进一步,所述软解调的方法包括:[0027] 计算接收机接收到接收信号y的概率:[0028][0029] 其中, 表示接收机接收到接收信号y的概率;xk表示第k个子载波上的发射信号;接收信号y中包含m个比特bn(n=0,1,…,m‑1),m为调制阶数;[0030] 根据接收机接收到接收信号y的概率,计算接收信号y中每个比特bn(n=0,1,…,m‑1)的LLR软值:[0031][0032] 其中,max*函数定义为:[0033] max*(α,β)=log[exp(α)+exp(β)][0034] =max(α,β)+log(1+exp{‑|β‑α|})≈max(α,β)(7)[0035] α和β为max*函数定义中的两个示例参数;LLR(bn)表示比特bn的对数似然比;是符号集S中第n比特为1时的映射符号集, 是第n比特为0时的映射符号集;[0036] 将式(3)和式(4)代入式(6)得到:[0037][0038] 信道均衡后输出的IQ数据为复数形式,表示为:[0039][0040] 根据调制方式划分星座图区域,并对信道均衡后输出的IQ数据的实部a和虚部b求得绝对值;然后根据实部和虚部的绝对值大小和星座图区域,计算绝对值与星座图区域分界值的差值;然后根据差值并利用式(8)得到缩放前的LLR软值;最后对各LLR软值分配权重缩放因子,使得最终的LLR软值尽可能地落在星座图中星座点模板附近;最终的LLR软值经过定点化处理后输出,即为经软解调后的LLR软值。[0041] 进一步,所述解扰的方法包括:[0042] 基于5GNR物理层协议TS38.211,利用RNTI和NID产生初始序列;[0043] 然后通过初始序列生成伪随机序列;[0044] 最后利用伪随机序列对经软解调后的LLR软值进行解扰。[0045] 进一步,产生初始序列的方法为:[0046] cinit=nRNTI·215+nID(10)[0047] 其中,cinit为初始序列;nRNTI为无线网络临时标识符;nID为物理层小区ID。[0048] 进一步,生成伪随机序列的方法为:[0049] P(n)=(x1(n+NC)+x2(n+NC))mod2(11)[0050] x1(n+31)=(x1(n+3)+x1(n))mod2(12)[0051] x2(n+31)=(x2(n+3)+x2(n+2)+x1(n+1)+x1(n))mod2(13)[0052] 其中:Nc=1600;x1(n)初始化为x1(0)=1,x1(n)=0,n=1,2,...,31;x2(n)满足:[0053] 进一步,利用伪随机序列对经软解调后的LLR软值进行解扰的方法为:如果对应的伪随机序列P(n)为1,则对当前的LLR软值进行取反输出;否则,输出原来的LLR软值。[0054] 进一步,所述解速率匹配的方法包括:[0055] 将解扰后的LLR软值写入一个缓存单元,根据相应的参数,将一个数据块平均分成若干个CB码块,按照5GNR物理层协议TS38.212计算解速率匹配后输出的码块数和数据读取的起始位置k0,对每个CB码块的码字起始位置的2Zc个被打孔码字进行“0x00”字节填充,最后逐次输出CB码块;Zc为LDPC码基图移位因子。[0056] 综上所述,由于采用了上述技术方案,本发明的有益效果是:[0057] 1、本发明采用ARM+FPGA/ASIC的实现架构,充分利用ARM多核处理器设计的灵活性,执行物理层命令控制和参数计算等功能,实现软硬件协同设计。利用FPGA/ASIC并行+流水处理的架构优势,实现流式数据信号的低时延处理。相比于X86平台,在处理时延、峰值速率、能耗等方面,具有巨大的优势。[0058] 2、本发明采用软信息权重分配LLR算法,一方面以较低的解码迭代次数来满足LDPC解码的高吞吐率低时延性能要求,另一方面降低接收机软解调设计实现的复杂度,相对于传统的LLR计算方法,极大简化了复杂的指数和对数计算过程,便于5G基带单元硬件实现。采用本发明的软信息权重分配LLR算法进行硬件实现,相对于理论解调门限SNR,约有2dB的性能损失。在高信噪比条件下,可以较少的迭代次数实现LDPC解码。[0059] 3、本发明结合QC‑LDPC码的特点,基于NormalizedMin‑Sum解码算法,利用软解调获取的LLR值,设置合适的LDPC解码归一化因子和解码迭代次数,可以在单时隙周期内完成LDPC解码处理,满足5GNR端到端低时延要求。附图说明[0060] 为了更清楚地说明本发明实施例的技术方案,下面将对实施例中的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。[0061] 图1为本发明实施例中基于5G的LDPC高性能译码软信息权重分配方法的架构及处理过程示意图。[0062] 图2为本发明实施例中OFDM解调与信道估计的流程图。[0063] 图3为本发明实施例中信道均衡的流程图[0064] 图4为本发明实施例中软解调的流程图。[0065] 图5为本发明实施例中256QAM调制方式下bit7星座点区域划分示意图。具体实施方式[0066] 为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。[0067] 因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。[0068] 实施例[0069] 在OFDM系统中,假设所有子载波是正交的,可以将n个子载波的发射符号表示成矩阵形式:[0070][0071] 其中,x[k]表示第k个子载波上的发射信号,后续用xk表示,k=0,1,…,n‑1;假设第k个子载波的信道响应为h[k],对应的接收信号为y[k];则接收机的接收信号y用矩阵形式可以表示为:[0072][0073] 其中,z为高斯噪声向量,z=[z[0],z[1],…,z[n‑1]]T,满足E{z[k]}=0,[0074] 如图1所示,本实施例提出一种基于5G的LDPC高性能译码软信息权重分配方法,包括:[0075] S100,ARM多核处理器通过PCIe接口向接收机的FPGA/ASIC基带处理单元传输用于接收机信号处理的参数;这些参数包括解调参考信号(DM‑RS)的位置、调制方式、冗余版本(RV)、LDPC码基图移位因子Zc等;[0076] S200,FPGA/ASIC基带处理单元利用接收的参数对接收信号进行信号处理;所述基带处理单元对接收信号进行OFDM解调、信道估计、信道均衡、软解调、解扰、解速率匹配、LDPC解码和CRC校验。具体地:[0077] S201,OFDM解调:[0078] 接收信号为时域的IQ数据;[0079] 如图2所示,先去除接收信号中一个slot周期内每个符号的循环前缀(CP),再通过IFFT变换(快速傅里叶变换)将时域的IQ数据符号转换为频域的IQ数据符号,这些符号中包含用于接收解调的DM‑RS符号。[0080] S202,信道估计:[0081] 如图2所示,采用复杂度相对较低的最小二乘(LS)法,按照5GNR标准协议中的DM‑RS符号的时频域资源映射规则,将接收信号经OFDM解调得到的DM‑RS符号数据与本地DM‑RS符号数据进行共轭相乘,计算出DM‑RS符号的信道响应系数,再依次通过Gardner插值、时域去噪和线性插值,估计出信道响应。[0082] S203,信道均衡:[0083] 如图3所示,首先,采用迫零均衡算法ZF和/或最小均方误差均衡算法MMSE对信道估计得到的信道响应进行求逆运算,由此完成信道均衡:[0084] (1)采用迫零均衡算法ZF时,有:[0085][0086] 迫零均衡算法ZF实现较为简单,通过矩阵求逆完成信号估计,接收机设计相对容易。由于没有考虑噪声的影响,因此针对低信噪比环境下,对接收机的解码性能会有一定影响。在迫零均衡算法ZF条件下,为了减小均衡算法带来的误差影响,可以过优化软解调算法和LDPC解码算法来提升系统性能。[0087] (2)采用最小均方误差均衡算法MMSE时,有:[0088][0089] 其中:y为接收机的接收信号;为信道均衡后输出的IQ数据;h为信道估计得到的* 2信道响应;h为h的共轭矩阵;σ表示噪声方差;[0090] 最小均方误差均衡算法MMSE考虑了噪声对信道的影响,相对于迫零均衡算法ZF,能够更准确地估计,但同时带来复杂的矩阵求逆运算,并需要对具有随机统计特性的噪声2功率方差σ进行估计。对于5G系统物理层实现而言,MIMO+OFDM系统结构的多小区多用户场景需求,使得基带单元设计越来越复杂,尤其对于基站上行时隙配比占优的业务需求,需要满足高吞吐率和低时延处理。[0091] 然后,对信道均衡后输出的IQ数据 进行限幅,得到限幅后的IQ数据。为了更好地通过FPGA或ASIC实现接收机的信号处理,信道均衡处理时需要对信号均衡后输出的IQ数据进行限幅。例如,如果接收链路使用了基于DFT‑s‑OFDM的传输预编码,则将信号幅度限制在不超过4;对于调制方式为64QAM和256QAM,如果幅度超过1.8,则将幅度限制在2以内,或者如果幅度超过1.5,则将幅度限制在1.5以内。[0092] S204,软解调:[0093] 在5GNR系统的标准中,采用π/2—BPSK、BPSK、QPSK、16QAM、64QAM和256QAM等调制方式时,通信系统的发射机要对信息比特进行调制映射,生成复数形式的IQ数据,具体调制映射表1所示。[0094] 表1:[0095][0096] 接收机为了实现软解调,考虑AWGN信道模型,假设第k个子载波上的发射信号为xk,接收机收到的接收信号为y,则计算接收机接收到接收信号y的概率:[0097][0098] 其中, 表示接收机接收到接收信号y的概率;xk表示第k个子载波上的发射信号;接收信号y中包含m个比特bn(n=0,1,…,m‑1),m为调制阶数;[0099] 根据接收机接收到接收信号y的概率,计算接收信号y中每个比特bn(n=0,1,…,m‑1)的LLR软值:[0100][0101] 其中,max*函数定义为:[0102] max*(α,β)=log[exp(α)+exp(β)][0103] =max(α,β)+log(1+exp{‑|β‑α|})≈max(α,β)(7)[0104] 此处的α和β为max*函数定义中的两个示例参数;LLR(bn)表示比特bn的对数似然比; 是符号集S中第n比特为1时的映射符号集, 是第n比特为0时的映射符号集;LLR软值即LLR(bn)将用于后续的LDPC解码器的输入比特的LLR计算,负LLR软值判决为硬二进制0;0或正的LLR软值判决为硬二进制1。[0105] 将式(3)和式(4)代入式(6)得到:[0106][0107][0108] 信道均衡后输出的IQ数据为复数形式,表示为:[0109][0110] 如图4所示,根据调制方式划分星座图区域:各调制方式下的星座图区域分界点如表2所示。对应每种调制方式,采用表2所示的IQ坐标下的星座图区域分界点,并以分界点做I、Q轴的垂线作为分界线,分界线到IQ轴的距离作为分界值,对星座图进行区域划分。例如256QAM调制方式下,bit7所对应的星座图分界线如图5所示。[0111] 表2:[0112][0113] 再对信道均衡后输出的IQ数据的实部a和虚部b求得绝对值,得到|a|和|b|;然后根据实部和虚部的绝对值大小和星座图区域,计算绝对值与星座图区域分界值的差值;然后根据差值并利用式(8)得到缩放前的LLR软值;如表3所示,最后对各LLR软值分配权重缩放因子,分配权重缩放因子的原则为:使得最终的LLR软值尽可能地落在星座图中星座点模板附近。[0114] 表3:[0115][0116] 由表3可以看出,令β作为LLR软值的权重缩放因子,不需要繁琐的噪声方差估计值计算,而是进行LLR缩放,仅需要对每种调制方式下的LLR软值赋予一定权重即可。其中,形式为lim(x,A)表示限幅,将x的幅度大小限制在A以内。表3中的LLR权重缩放因子,参考值如表4所示。权重缩放因子的取值,需要对限幅后的LLR软值的范围和LDPC解码器对输入的LLR的位宽要求进行权衡,以便于使得最终的LLR软值满足LDPC解码器对输入的LLR软值数据位宽的要求,不至于幅度过小或过大,影响解码性能。这种LLR软值权重缩放因子分配方法,并不局限于给定的参考值,而是可以基于星座点区域划分求取的LLR软值和LDPC解码器对输入的LLR数据位宽的要求综合考虑,并通过系统仿真,进而确定合适的LLR权重缩放因子。在硬件实现时,权重缩放因子可预先计算出来放入寄存器中,硬件逻辑直接调用。[0117] 最终的LLR软值经过定点化处理后输出,即为经软解调后的LLR软值。经过定点化处理以便于FPGA或ASIC等硬件逻辑电路处理。其中,定点化处理的定点格式可以由根据LDPC解码器对输入的LLR软值的位宽需求来确定。例如,对于一个LLR软值浮点数L1,定点格式:D=fi(L1,1,8,2),即对浮点数L1用8bit位宽定义得到定点后的数据D,并且定点后的数据D满足:最高位为符号位,5bit整数位,最低2bit为小数位。[0118] 表4:[0119][0120] S205,解扰:[0121] 基于5GNR物理层协议TS38.211,利用RNTI和NID产生初始序列:[0122] cinit=nRNTI·215+nID(10)[0123] 其中,cinit为初始序列;nRNTI为无线网络临时标识符;nID为物理层小区ID;[0124] 然后通过初始序列cinit生成伪随机序列P(n):[0125] P(n)=(x1(n+NC)+x2(n+NC))mod2(11)[0126] x1(n+31)=(x1(n+3)+x1(n))mod2(12)[0127] x2(n+31)=(x2(n+3)+x2(n+2)+x1(n+1)+x1(n))mod2(13)[0128] 其中:Nc=1600;x1(n)初始化为x1(0)=1,x1(n)=0,n=1,2,...,31;x2(n)满足:[0129] 最后利用伪随机序列P(n)对经软解调后的LLR软值进行解扰:如果对应的伪随机序列P(n)为1,则对当前的LLR软值进行取反输出;否则,输出原来的LLR软值。[0130] S206,解速率匹配:[0131] 将解扰后的LLR软值写入一个缓存单元,根据相应的参数(如调制方式、数据传输块长度TBsize、编码效率R、重传标记HARQ、冗余版本RV、层数等),将一个数据块平均分成若干个CB码块,按照5GNR物理层协议TS38.212计算解速率匹配后输出的码块数和数据读取的起始位置k0,对每个CB码块的码字起始位置的2Zc个被打孔码字进行“0x00”字节填充,最后逐次输出CB码块。[0132] S207,LDPC解码:[0133] 将CB码块输入LDPC解码器进行LDPC解码。对于LDPC解码处理过程,其最大迭代次数在系统运行时可编程配置,根据BER进行适当调整,通常可设为10~20次,保证系统在slot调度期间不会导致LDPC解码超时。最大解码迭代次数的参考值的选择,可通过Modelsim与MATLAB等软件进行联合系统仿真或者根据实际应用场景进行实时调整,得出参考值。例如,在不同的调制编码方案MCS下,全带宽遍历仿真验证获取LDPC解码器实际的迭代次数,并记录解调门限下的信噪比SNR,从而获得不同SNR、不同编码效率下的解码迭代次数分布区间。[0134] LDPC解码采用归一化最小和解码算法,同时减小解码算法中校验节点近似计算带来的误差,需对校验节点计算提供一个归一化缩放因子α。配置的归一化缩放因子α的取值范围0<α<1,为提升解码性能,将归一化缩放因子α的值限定在0.6~0.9之间,默认值设为0.75。[0135] 在FPGA或者ASIC等硬件电路实现LDPC解码器时,为达到较好的LDPC解码性能,需选择合适的缩放因子,使得LDPC解码收敛更快,从而降低迭代次数,实现低延时处理。具体地,可对整个接收机进行仿真或通过外场试验获取数据,并与MATLAB软件仿真算法链路参考模型进行对比分析,最终确定合适的归一化缩放因子α。为便于电路控制和维护,归一化缩放因子α不适合动态配置,可基于每个slot中的TB块进行静态配置。此外,为了尽可能缩短解码时间,允许解码时奇偶检验通过则提前结束,从而避免长时间迭代解码。[0136] S208,CRC校验:[0137] 将CB码块经过LDPC解码后输出的比特进行CRC校验,并将结果通过PCIe接口上传至MAC层。[0138] 以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

专利地区:四川

专利申请日期:2022-04-19

专利公开日期:2024-07-26

专利公告号:CN114900268B


以上信息来自国家知识产权局,如信息有误请联系我方更正!
电话咨询
读内容
搜本页
回顶部