一种CMOS电路的仿真构建方法及CMOS电路

专利名称：一种CMOS电路的仿真构建方法及CMOS电路

专利类型：实用新型专利

专利申请号：CN202411060418.1

专利申请（专利权）人：天水天光半导体有限责任公司
权利人地址：甘肃省天水市秦州区环城西路7号

专利发明（设计）人：发明人:赵转平,陈憬怀,张志向,刘雪峰,强昭珺

专利摘要：本申请公开了一种CMOS电路的仿真构建方法及CMOS电路，属于CMOS电路的仿真设计领域，该方法通过在单电压模式的第一CMOS电路模型的输入端增加电压补偿电路模型、电压传输电路模型和电压模式选择电路模型，构建得到多电压模式的第二CMOS电路模型，对电压补偿电路模型的电压补偿性能、电压传输电路模型的电压传输性能以及输入输出电压波形进行仿真验证，获得电压补偿电路模型中的多个目标晶体管的沟道宽度长度比之间的第一比例关系以及电压传输电路模型中的多个目标晶体管的沟道宽度长度比之间的第二比例关系。本申请实现快速构建多电压模式的CMOS电路，并达到良好的功耗电流和传输延迟时间的性能要求。

主权利要求：
1.一种CMOS电路的仿真构建方法，其特征在于，包括：
在单电压模式的第一CMOS电路模型的输入端增加电压补偿电路模型、电压传输电路模型和电压模式选择电路模型，构建得到多电压模式的第二CMOS电路模型，所述电压补偿电路模型用于在所述电压模式选择电路模型处于第一接口电压的第一电压模式时，对接入的第一接口电压进行电压补偿以输出第三接口电压来驱动所述第一CMOS电路模型，所述电压传输电路模型用于在所述电压模式选择电路模型处于第二接口电压的第二电压模式时，对接入的第二接口电压进行传输以输出第三接口电压来驱动所述第一CMOS电路模型；
对处于第一电压模式时所述电压补偿电路模型的电压补偿性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压补偿电路模型中的多个目标晶体管的沟道宽度长度比之间的第一比例关系，并基于所述第一比例关系优化所述电压补偿电路模型；
对处于第二电压模式时所述电压传输电路模型的电压传输性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压传输电路模型中的多个目标晶体管的沟道宽度长度比之间的第二比例关系，并基于所述第二比例关系优化所述电压传输电路模型；
所述电压补偿电路模型和电压传输电路模型的输出端均连接至所述第一CMOS电路模型的输入端，所述电压模式选择电路模型的输入端接入电压模式使能信号，所述电压模式选择电路模型的输出端分别连接至所述电压补偿电路模型的第一输入端和所述电压传输电路模型的第一输入端，所述电压补偿电路模型的第二输入端和所述电压传输电路模型的第二输入端接入第一接口电压或第二接口电压，其中所述第一接口电压是TTL接口电压，所述第二接口电压和第三接口电压是CMOS接口电压。
2.根据权利要求1所述的CMOS电路的仿真构建方法，其特征在于，当所述电压模式使能信号确定所述电压补偿电路模型的第二输入端和所述电压传输电路模型的第二输入端接入第一接口电压时，所述电压模式选择电路模型的输出端的输出电压信号导致所述电压补偿电路模型导通和所述电压传输电路模型关断；当所述电压模式使能信号确定所述电压补偿电路模型的第二输入端和所述电压传输电路模型的第二输入端接入第二接口电压时，所述电压模式选择电路模型的输出端的输出电压信号导致所述电压补偿电路模型关断和所述电压传输电路模型导通。
3.根据权利要求2所述的CMOS电路的仿真构建方法，其特征在于，所述电压补偿电路模型包括第一NMOS管、第二NMOS管、第一PMOS管、由第二PMOS管和第三NMOS管构成的第一反相器、由第三PMOS管和第四NMOS管构成的第二反相器；其中，所述第一NMOS管的源极和衬底与所述第二PMOS管的源极连接；所述第二PMOS管、第三NMOS管的漏极相连，所述第三NMOS管的源极与所述第二NMOS管的漏极连接；所述第一NMOS管、第二NMOS管的栅极均连接所述电压模式选择电路模型的输出端，所述第二PMOS管、第三NMOS管的栅极接入第一接口电压或第二接口电压；所述第三PMOS管、第四NMOS管的漏极相连并输出第三接口电压，所述第三PMOS管、第四NMOS管的栅极均连接至所述第二PMOS管、所述第三NMOS管的漏极；所述第一PMOS管的漏极连接至所述第三PMOS管、第四NMOS管的栅极，所述第一PMOS管的栅极连接至所述第三PMOS管、第四NMOS管的漏极；所述第一NMOS管的漏极、所述第一PMOS管和第三PMOS管的源极均连接电源电压，所述第二NMOS管、第四NMOS管的源极接地。
4.根据权利要求3所述的CMOS电路的仿真构建方法，其特征在于，所述电压模式选择电路模型包括第三反相器；所述电压传输电路模型包括第四PMOS管、第五NMOS管、第四反相器；其中，所述第三反相器的输入端接入所述电压模式使能信号，所述第三反相器的输出端连接至所述第一NMOS管、第二NMOS管的栅极以及同时连接至所述第四PMOS管的栅极和第四反相器的输入端；所述第四PMOS管、第五NMOS管的源极相连并同时连接至所述第三PMOS管、第四NMOS管的漏极，所述第四PMOS管、第五NMOS管的漏极相连并接入第一接口电压或第二接口电压，所述第五NMOS管的栅极连接所述第四反相器的输出端。
5.根据权利要求4所述的CMOS电路的仿真构建方法，其特征在于，所述对处于第一电压模式时所述电压补偿电路模型的电压补偿性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压补偿电路模型中的多个目标晶体管的沟道宽度长度比之间的第一比例关系，并基于所述第一比例关系优化所述电压补偿电路模型包括：将所述第一NMOS管、第二PMOS管和第三NMOS管之间的沟道宽度长度比的第一比值作为所述电压补偿电路模型的电压补偿性能的仿真优化的第一模型参数；
以及将所述第一PMOS管、第三PMOS管之间的沟道宽度长度比的第二比值作为所述电压补偿电路模型的电压补偿性能的仿真优化的第二模型参数。
6.根据权利要求5所述的CMOS电路的仿真构建方法，其特征在于，所述对处于第二电压模式时所述电压传输电路模型的电压传输性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压传输电路模型中的多个目标晶体管的沟道宽度长度比之间的第二比例关系，并基于所述第二比例关系优化所述电压传输电路模型包括：将所述第四PMOS管、所述第五NMOS管之间的沟道宽度长度比的第三比值作为所述电压传输电路模型的电压传输性能的仿真优化的第三模型参数。
7.一种根据权利要求1‑6任一项所述的仿真构建方法构建得到的CMOS电路，其特征在于，包括：第一CMOS电路、电压补偿电路、电压传输电路和电压模式选择电路；其中，所述电压补偿电路和电压传输电路的输出端均连接至所述第一CMOS电路的输入端，所述电压模式选择电路的输入端接入电压模式使能信号，所述电压模式选择电路的输出端分别连接至所述电压补偿电路的第一输入端和所述电压传输电路的第一输入端，所述电压补偿电路的第二输入端和所述电压传输电路的第二输入端接入第一接口电压或第二接口电压；其中，所述电压补偿电路用于在所述电压模式选择电路处于第一接口电压的第一电压模式时，对接入的第一接口电压进行电压补偿以输出第三接口电压来驱动所述第一CMOS电路，所述电压传输电路用于在所述电压模式选择电路处于第二接口电压的第二电压模式时，对接入的第二接口电压进行传输以输出第三接口电压来驱动所述第一CMOS电路，所述第一接口电压是TTL接口电压，所述第二接口电压和第三接口电压是CMOS接口电压。
8.根据权利要求7所述的CMOS电路，其特征在于，当所述电压模式使能信号确定所述电压补偿电路的第二输入端和所述电压传输电路的第二输入端接入第一接口电压时，所述电压模式选择电路的输出端的输出电压信号导致所述电压补偿电路导通和所述电压传输电路关断；当所述电压模式使能信号确定所述电压补偿电路的第二输入端和所述电压传输电路的第二输入端接入第二接口电压时，所述电压模式选择电路的输出端的输出电压信号导致所述电压补偿电路关断和所述电压传输电路导通。
9.根据权利要求8所述的CMOS电路，其特征在于，所述电压补偿电路包括第一NMOS管、第二NMOS管、第一PMOS管、由第二PMOS管和第三NMOS管构成的第一反相器、由第三PMOS管和第四NMOS管构成的第二反相器；其中，所述第一NMOS管的源极和衬底与所述第二PMOS管的源极连接；所述第二PMOS管、第三NMOS管的漏极相连，所述第三NMOS管的源极与所述第二NMOS管的漏极连接；所述第一NMOS管、第二NMOS管的栅极均连接所述电压模式选择电路的输出端，所述第二PMOS管、第三NMOS管的栅极接入第一接口电压或第二接口电压；所述第三PMOS管、第四NMOS管的漏极相连并输出第三接口电压，所述第三PMOS管、第四NMOS管的栅极均连接至所述第二PMOS管、所述第三NMOS管的漏极；所述第一PMOS管的漏极连接至所述第三PMOS管、第四NMOS管的栅极，所述第一PMOS管的栅极连接至所述第三PMOS管、第四NMOS管的漏极；所述第一NMOS管的漏极、所述第一PMOS管和第三PMOS管的源极均连接电源电压，所述第二NMOS管、第四NMOS管的源极接地；
所述电压模式选择电路包括第三反相器；所述电压传输电路包括第四PMOS管、第五NMOS管、第四反相器；其中，所述第三反相器的输入端接入所述电压模式使能信号，所述第三反相器的输出端连接至所述第一NMOS管、第二NMOS管的栅极以及同时连接至所述第四PMOS管的栅极和第四反相器的输入端；所述第四PMOS管、第五NMOS管的源极相连并同时连接至所述第三PMOS管、第四NMOS管的漏极，所述第四PMOS管、第五NMOS管的漏极相连并接入第一接口电压或第二接口电压，所述第五NMOS管的栅极连接所述第四反相器的输出端。 说明书 : 一种CMOS电路的仿真构建方法及CMOS电路技术领域[0001] 本申请涉及CMOS电路的仿真设计领域，具体而言，涉及一种CMOS电路的仿真构建方法及CMOS电路。背景技术[0002] CMOS电路是基于互补金属氧化物半导体实现的集成电路，具有低功耗、低噪声、高可靠性和耐久性等特性，主要用于实现数字逻辑功能，如逻辑门、触发器、寄存器、译码器等。现有技术中，CMOS电路通常针对不同的接口电压分别设计对应的系列电路器件。例如，54HC系列逻辑门电路和54HCT系列逻辑门电路，就是适用于不同接口电压的CMOS电路器件。其中，54HC系列适用于CMOS接口电压，54HCT系列适用于TTL接口电压，二者具有不同的接口电压标准。由于不同系列的CMOS电路适用的接口电压不同，无法在接入与其适配接口电压不同的接口电压下正常工作，无法兼容多种接口电压的应用场景下的器件使用需求。因此，亟需一种改进的技术方案来解决这些技术问题。发明内容[0003] 有鉴于此，本申请提出一种CMOS电路的仿真构建方法及CMOS电路，可以基于现有的单电压模式的CMOS电路来快速构建多电压模式的CMOS电路，并且可以达到良好的功耗电流和传输延迟时间的性能要求。[0004] 第一方面，本申请实提出一种CMOS电路的仿真构建方法，包括：[0005] 在单电压模式的第一CMOS电路模型的输入端增加电压补偿电路模型、电压传输电路模型和电压模式选择电路模型，构建得到多电压模式的第二CMOS电路模型，所述电压补偿电路模型用于在所述电压模式选择电路模型处于第一接口电压的第一电压模式时，对接入的第一接口电压进行电压补偿以输出第三接口电压来驱动所述第一CMOS电路模型，所述电压传输电路模型用于在所述电压模式选择电路模型处于第二接口电压的第二电压模式时，对接入的第二接口电压进行传输以输出第三接口电压来驱动所述第一CMOS电路模型；[0006] 对处于第一电压模式时所述电压补偿电路模型的电压补偿性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压补偿电路模型中的多个目标晶体管的沟道宽度长度比之间的第一比例关系，并基于所述第一比例关系优化所述电压补偿电路模型；[0007] 对处于第二电压模式时所述电压传输电路模型的电压传输性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压传输电路模型中的多个目标晶体管的沟道宽度长度比之间的第二比例关系，并基于所述第二比例关系优化所述电压传输电路模型；[0008] 所述电压补偿电路模型和电压传输电路模型的输出端均连接至所述第一CMOS电路模型的输入端，所述电压模式选择电路模型的输入端接入电压模式使能信号，所述电压模式选择电路模型的输出端分别连接至所述电压补偿电路模型的第一输入端和所述电压传输电路模型的第一输入端，所述电压补偿电路模型的第二输入端和所述电压传输电路模型的第二输入端接入第一接口电压或第二接口电压，其中所述第一接口电压是TTL接口电压，所述第二接口电压和第三接口电压是CMOS接口电压。[0009] 在可选的实施方式中，当所述电压模式使能信号确定所述电压补偿电路模型的第二输入端和所述电压传输电路模型的第二输入端接入第一接口电压时，所述电压模式选择电路模型的输出端的输出电压信号导致所述电压补偿电路模型导通和所述电压传输电路模型关断；当所述电压模式使能信号确定所述电压补偿电路模型的第二输入端和所述电压传输电路模型的第二输入端接入第二接口电压时，所述电压模式选择电路模型的输出端的输出电压信号导致所述电压补偿电路模型关断和所述电压传输电路模型导通。[0010] 在可选的实施方式中，所述电压补偿电路模型包括第一NMOS管、第二NMOS管、第一PMOS管、由第二PMOS管和第三NMOS管构成的第一反相器、由第三PMOS管和第四NMOS管构成的第二反相器；其中，所述第一NMOS管的源极和衬底与所述第二PMOS管的源极连接；所述第二PMOS管、第三NMOS管的漏极相连，所述第三NMOS管的源极与所述第二NMOS管的漏极连接；所述第一NMOS管、第二NMOS管的栅极均连接所述电压模式选择电路模型的输出端，所述第二PMOS管、第三NMOS管的栅极接入第一接口电压或第二接口电压；所述第三PMOS管、第四NMOS管的漏极相连并输出第三接口电压，所述第三PMOS管、第四NMOS管的栅极均连接至所述第二PMOS管、所述第三NMOS管的漏极；所述第一PMOS管的漏极连接至所述第三PMOS管、第四NMOS管的栅极，所述第一PMOS管的栅极连接至所述第三PMOS管、第四NMOS管的漏极；所述第一NMOS管的漏极、所述第一PMOS管和第三PMOS管的源极均连接电源电压，所述第二NMOS管、第四NMOS管的源极接地。[0011] 在可选的实施方式中，所述电压模式选择电路模型包括第三反相器；所述电压传输电路模型包括第四PMOS管、第五NMOS管、第四反相器；其中，所述第三反相器的输入端接入所述电压模式使能信号，所述第三反相器的输出端连接至所述第一NMOS管、第二NMOS管的栅极以及同时连接至所述第四PMOS管的栅极和第四反相器的输入端；所述第四PMOS管、第五NMOS管的源极相连并同时连接至所述第三PMOS管、第四NMOS管的漏极，所述第四PMOS管、第五NMOS管的漏极相连并接入第一接口电压或第二接口电压，所述第五NMOS管的栅极连接所述第四反相器的输出端。[0012] 在可选的实施方式中，所述对处于第一电压模式时所述电压补偿电路模型的电压补偿性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压补偿电路模型中的多个目标晶体管的沟道宽度长度比之间的第一比例关系，并基于所述第一比例关系优化所述电压补偿电路模型包括：[0013] 将所述第一NMOS管、第二PMOS管和第三NMOS管之间的沟道宽度长度比的第一比值作为所述电压补偿电路模型的电压补偿性能的仿真优化的第一模型参数；[0014] 以及将所述第一PMOS管、第三PMOS管之间的沟道宽度长度比的第二比值作为所述电压补偿电路模型的电压补偿性能的仿真优化的第二模型参数。[0015] 在可选的实施方式中，所述对处于第二电压模式时所述电压传输电路模型的电压传输性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压传输电路模型中的多个目标晶体管的沟道宽度长度比之间的第二比例关系，并基于所述第二比例关系优化所述电压传输电路模型包括：[0016] 将所述第四PMOS管、所述第五NMOS管之间的沟道宽度长度比的第三比值作为所述电压传输电路模型的电压传输性能的仿真优化的第三模型参数。[0017] 第二方面，本申请还提出一种根据前述任一项实施方式所述的仿真构建方法构建得到的CMOS电路，包括：第一CMOS电路、电压补偿电路、电压传输电路和电压模式选择电路；其中，所述电压补偿电路和电压传输电路的输出端均连接至所述第一CMOS电路的输入端，所述电压模式选择电路的输入端接入电压模式使能信号，所述电压模式选择电路的输出端分别连接至所述电压补偿电路的第一输入端和所述电压传输电路的第一输入端，所述电压补偿电路的第二输入端和所述电压传输电路的第二输入端接入第一接口电压或第二接口电压；其中，所述电压补偿电路用于在所述电压模式选择电路处于第一接口电压的第一电压模式时，对接入的第一接口电压进行电压补偿以输出第三接口电压来驱动所述第一CMOS电路，所述电压传输电路用于在所述电压模式选择电路处于第二接口电压的第二电压模式时，对接入的第二接口电压进行传输以输出第三接口电压来驱动所述第一CMOS电路，所述第一接口电压是TTL接口电压，所述第二接口电压和第三接口电压是CMOS接口电压。[0018] 在可选的实施方式中，当所述电压模式使能信号确定所述电压补偿电路的第二输入端和所述电压传输电路的第二输入端接入第一接口电压时，所述电压模式选择电路的输出端的输出电压信号导致所述电压补偿电路导通和所述电压传输电路关断；当所述电压模式使能信号确定所述电压补偿电路的第二输入端和所述电压传输电路的第二输入端接入第二接口电压时，所述电压模式选择电路的输出端的输出电压信号导致所述电压补偿电路关断和所述电压传输电路导通。[0019] 在可选的实施方式中，所述电压补偿电路包括第一NMOS管、第二NMOS管、第一PMOS管、由第二PMOS管和第三NMOS管构成的第一反相器、由第三PMOS管和第四NMOS管构成的第二反相器；其中，所述第一NMOS管的源极和衬底与所述第二PMOS管的源极连接；所述第二PMOS管、第三NMOS管的漏极相连，所述第三NMOS管的源极与所述第二NMOS管的漏极连接；所述第一NMOS管、第二NMOS管的栅极均连接所述电压模式选择电路的输出端，所述第二PMOS管、第三NMOS管的栅极接入第一接口电压或第二接口电压；所述第三PMOS管、第四NMOS管的漏极相连并输出第三接口电压，所述第三PMOS管、第四NMOS管的栅极均连接至所述第二PMOS管、所述第三NMOS管的漏极；所述第一PMOS管的漏极连接至所述第三PMOS管、第四NMOS管的栅极，所述第一PMOS管的栅极连接至所述第三PMOS管、第四NMOS管的漏极；所述第一NMOS管的漏极、所述第一PMOS管和第三PMOS管的源极均连接电源电压，所述第二NMOS管、第四NMOS管的源极接地；[0020] 所述电压模式选择电路包括第三反相器；所述电压传输电路包括第四PMOS管、第五NMOS管、第四反相器；其中，所述第三反相器的输入端接入所述电压模式使能信号，所述第三反相器的输出端连接至所述第一NMOS管、第二NMOS管的栅极以及同时连接至所述第四PMOS管的栅极和第四反相器的输入端；所述第四PMOS管、第五NMOS管的源极相连并同时连接至所述第三PMOS管、第四NMOS管的漏极，所述第四PMOS管、第五NMOS管的漏极相连并接入第一接口电压或第二接口电压，所述第五NMOS管的栅极连接所述第四反相器的输出端。[0021] 本申请至少可以达到如下有益效果：[0022] 本申请通过在单电压模式的第一CMOS电路模型的输入端增加电压补偿电路模型、电压传输电路模型和电压模式选择电路模型，构建得到多电压模式的第二CMOS电路模型，并对处于第一电压模式时所述电压补偿电路模型的电压补偿性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压补偿电路模型中的多个目标晶体管的沟道宽度长度比之间的第一比例关系，对处于第二电压模式时所述电压传输电路模型的电压传输性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压传输电路模型中的多个目标晶体管的沟道宽度长度比之间的第二比例关系，基于所述第一比例关系和所述第二比例关系分别优化所述电压补偿电路模型和电压传输电路模型，最终通过仿真优化得到期望的多电压模式的CMOS电路，从而可以基于现有的单电压模式的CMOS电路来快速构建多电压模式的CMOS电路，并且可以使得仿真优化的多电压模式的CMOS电路达到良好的功耗电流和传输延迟时间的性能要求。附图说明[0023] 为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍。应当理解，以下附图仅示出了本申请的某些实施例，而不应被看作是对本申请范围的限制。[0024] 图1是根据本申请第一实施例的CMOS电路的仿真构建方法的流程示意图；[0025] 图2是根据本申请第一实施例的第二CMOS电路模型的电路结构示意图；[0026] 图3是根据本申请第一实施例的电压补偿电路模型、电压传输电路模型和电压模式选择电路模型的电路结构示意图；[0027] 图4是第一反相器T1的阈值电压的示例性的第一仿真曲线的示意图；[0028] 图5是第一反相器T1的阈值电压的示例性的第二仿真曲线的示意图；[0029] 图6是电压补偿电路模型的输入输出电压波形的第一仿真曲线的示意图；[0030] 图7是电压补偿电路模型的输入输出电压波形的第二仿真曲线的示意图；[0031] 图8是第一电压模式时第二CMOS电路模型的输入输出电压波形的第三仿真曲线的示意图；[0032] 图9是第二电压模式时第二CMOS电路模型的输入输出电压波形的第四仿真曲线的示意图；[0033] 图10是根据本申请第二实施例的CMOS电路的电路结构示意图；[0034] 图11是根据本申请第二实施例的电压补偿电路、电压传输电路和电压模式选择电路的电路结构示意图。具体实施方式[0035] 为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请实施例的附图，对本申请实施例中的技术方案进行清楚、完整地描述。然而应当理解，所描述的实施例仅仅是本申请的部分示例性实施例，而不是全部实施例，因此以下对本申请实施例的详细描述并非旨在限制要求保护的本申请的范围。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。[0036] 需要说明的是，本申请的说明书和权利要求书中的术语“第一”、“第二”等仅是用于区别描述类似的对象，而不是用于描述特定的顺序或先后次序，也不能理解为指示或暗示相对重要性。[0037] 如前所述，由于不同系列的CMOS电路适用的接口电压不同，无法在接入与其适配接口电压不同的接口电压下正常工作，无法兼容多种接口电压的应用场景下的器件使用需求。为此，本申请提出一种CMOS电路的仿真构建方法以及CMOS电路，可以基于现有的单电压模式的CMOS电路来快速构建多电压模式的CMOS电路，并且可以达到良好的功耗电流和传输延迟时间的性能要求。[0038] 第一实施例[0039] 图1是根据本申请第一实施例的CMOS电路的仿真构建方法的流程示意图。如图1所示，本申请实施例所述的CMOS电路的仿真构建方法，包括：[0040] 步骤S110，在单电压模式的第一CMOS电路模型的输入端增加电压补偿电路模型、电压传输电路模型和电压模式选择电路模型，构建得到多电压模式的第二CMOS电路模型，所述电压补偿电路模型用于在所述电压模式选择电路模型处于第一接口电压的第一电压模式时，对接入的第一接口电压进行电压补偿以输出第三接口电压来驱动所述第一CMOS电路模型，所述电压传输电路模型用于在所述电压模式选择电路模型处于第二接口电压的第二电压模式时，对接入的第二接口电压进行传输以输出第三接口电压来驱动所述第一CMOS电路模型。[0041] 本实施例中，第一接口电压可以是TTL接口电压，第二接口电压和第三接口电压可以是CMOS接口电压。TTL接口电压一般为输入高电平≥2.0V，输入低电平≤0.8V；CMOS接口电压一般为输入高电平≥0.7VDD，输入低电平≤0.3VDD，VDD为电源电压，即当VDD为4.5V时，CMOS接口电压的输入高电平一般≥3.15V，输入低电平≤1.35V。对于工作电压适用于CMOS接口电压的CMOS电路器件来说，TTL接口电压无法直接驱动其正常工作。[0042] 本实施例中，单电压模式的第一CMOS电路模型可以是适用于CMOS接口电压的CMOS电路模型。多电压模式的第二CMOS电路模型是同时适用于CMOS接口电压和TTL接口电压的两种电压模式的CMOS电路模型。在一个实施方式中，第一CMOS电路模型和第二CMOS电路模型可以包括基于CMOS器件实现的逻辑门、触发器、寄存器、译码器等电路模型。[0043] 图2是根据本申请第一实施例的第二CMOS电路模型200的电路结构示意图。如图2所示，该第二CMOS电路模型200包括第一CMOS电路模型210、电压补偿电路模型220、电压传输电路模型230和电压模式选择电路模型240。其中，电压补偿电路模型220和电压传输电路模型230的输出端均连接至所述第一CMOS电路模型210的输入端，电压模式选择电路模型240的输入端接入电压模式使能信号EN，电压模式选择电路模型240的输出端分别连接至所述电压补偿电路模型220的第一输入端和所述电压传输电路模型230的第一输入端，所述电压补偿电路模型220的第二输入端和所述电压传输电路模型230的第二输入端接入接口电压A，所述接口电压A可以是第一接口电压或者第二接口电压，例如TTL接口电压或者CMOS接口电压。[0044] 本实施例中，当电压模式使能信号EN确定第二CMOS电路模型200当前接入的接口电压A属于第一接口电压的第一电压模式时，即确定所述电压补偿电路模型220的第二输入端和所述电压传输电路模型230的第二输入端接入第一接口电压时，电压模式选择电路模型240的输出端的输出电压信号导致所述电压补偿电路模型220导通，所述电压补偿电路模型220对当前接入的接口电压A进行电压补偿以输出第三接口电压A1来驱动所述第一CMOS电路模型210；同时，电压模式选择电路模型240的输出端的输出电压信号导致所述电压传输电路模型230关断。[0045] 当电压模式使能信号EN确定第二CMOS电路模型200当前接入的接口电压A属于第二接口电压的第二电压模式时，即确定所述电压补偿电路模型220的第二输入端和所述电压传输电路模型230的第二输入端接入第二接口电压时，电压模式选择电路模型240的输出端的输出电压信号导致所述电压补偿电路模型220关断，同时导致所述电压传输电路模型230导通，所述电压传输电路模型230对当前接入的第二接口电压进行传输,使得所述电压传输电路模型230输出等同于第二接口电压的第三接口电压A1来驱动所述第一CMOS电路模型210。[0046] 步骤S120，对处于第一电压模式时所述电压补偿电路模型的电压补偿性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压补偿电路模型中的多个目标晶体管的沟道宽度长度比之间的第一比例关系，并基于所述第一比例关系优化所述电压补偿电路模型。[0047] 本实施例中，所述电压补偿电路模型220的电压补偿性能以及所述第二CMOS电路模型200的输入输出电压波形直接影响着所述第二CMOS电路模型200在处于第一电压模式时是否能够达到预期的性能指标。在一个实施方式中，所述电压补偿电路模型220可以包括多个PMOS管和多个NMOS管组成的电压补偿电路。[0048] 图3是一种示例性的电压补偿电路模型、电压传输电路模型和电压模式选择电路模型的电路结构示意图。如图3所示，电压补偿电路模型220包括第一NMOS管n1、第二NMOS管n2、第一PMOS管p1、由第二PMOS管p11和第三NMOS管n11构成的第一反相器T1、由第三PMOS管p22和第四NMOS管n22构成的第二反相器T2。其中，所述第一NMOS管n1的源极和衬底与所述第二PMOS管p11的源极连接；所述第一反相器T1中的第二PMOS管p11、所述第三NMOS管n11的漏极相连，所述第三NMOS管n11的源极与第二NMOS管n2的漏极连接，所述第一NMOS管n1、第二NMOS管n2的栅极均连接所述电压模式选择电路模型的输出端，所述第二PMOS管p11、所述第三NMOS管n11的栅极均接入第一接口电压或第二接口电压。[0049] 所述第二反相器T2中的第三PMOS管p22、所述第四NMOS管n22的漏极相连并输出第三接口电压A1，第三PMOS管p22、所述第四NMOS管n22的栅极均连接至第二PMOS管p11、所述第三NMOS管n11的漏极；所述第一PMOS管p1的漏极连接至所述第三PMOS管p22、所述第四NMOS管n22的栅极，所述第一PMOS管p1的栅极连接至所述第三PMOS管p22、所述第四NMOS管n22的漏极。所述第一NMOS管n1的漏极、所述第一PMOS管p1和第三PMOS管p22的源极连接电源电压VDD，所述第二NMOS管n2、所述第四NMOS管n22的源极接地gnd。[0050] 进一步地，如图3所示，所述电压模式选择电路模型240可以包括第三反相器T3。所述电压传输电路模型230可以包括第四PMOS管p33、第五NMOS管n33、第四反相器T4。其中，所述第三反相器T3的输入端连接电压模式使能信号EN，所述第三反相器T3的输出端连接至所述第一NMOS管n1、第二NMOS管n2的栅极，以及所述第三反相器T3的输出端同时连接至第四PMOS管p33的栅极和第四反相器T4的输入端。所述第四PMOS管p33的源极与所述第五NMOS管n33的源极连接、并同时连接至所述第三PMOS管p22、所述第四NMOS管n22的漏极，即输出第三接口电压A1；所述第四PMOS管p33的漏极与所述第五NMOS管n33的漏极连接、并同时连接至接口电压A，所述第五NMOS管n33的栅极连接第四反相器T4的输出端。[0051] 本实施例中，当接口电压A为第一接口电压即TTL接口电压时，电压模式使能信号EN输入低电平信号，所述第三反相器T3的输出端输出高电平信号，相应地，所述第四反相器T4的输出端输出低电平信号，所述第三反相器T3输出的高电平信号驱动所述第一NMOS管n1、所述第二NMOS管n2均导通，所述第三反相器T3输出的高电平信号和所述第四反相器T4输出的低电平信号分别驱动所述第四PMOS管p33、所述第五NMOS管n33均关断，此时，接口电压A经过所述电压补偿电路模型220的补偿作用输出第三接口电压A1，该第三接口电压A1为CMOS接口电压，可以用于驱动第一CMOS电路模型工作。[0052] 所述电压补偿电路模型220中，由于所述第一NMOS管n1的作用导致所述第一反相器T1中的第二PMOS管p11的源极电压低于电源电压VDD，进而可以提高所述第二PMOS管p11的开启电压，而所述第二NMOS管n2只对所述第三NMOS管n11起控制作用，对输出第三接口电压A1无影响。由于第一NMOS管n1降低了第一反相器T1的输出端的高电平，所以进一步引入第一PMOS管p1，当接口电压A为低电平时，第二反相器T2的输出也为低电平，从而使第一PMOS管p1导通，将第一反相器T1的输出端的电平上拉到电源电压VDD，实现正反馈。[0053] 本实施例中，所述电压补偿电路模型220要实现良好的电压补偿性能，加快电压翻转速度和减小电路功耗，就需要设计得到第一反相器T1的最优的阈值电压，第一反相器T1的阈值电压可以按照以下公式推导得到：[0054] 。[0055] 上述公式中， 表示第一反相器T1的阈值电压， 、 分别为第二PMOS管p11和第三NMOS管n11的开启电压,VDD为电源电压， 、 分别为第二PMOS管p11和第三NMOS管n11的传导，其中，[0056] ， 为第二PMOS管p11的空穴迁移率, 为第三NMOS管n11的电子迁移率，Cox为第二PMOS管p11和第三NMOS管n11的氧化层电容， 为第二PMOS管p11的沟道宽度长度比， 为第三NMOS管n11的沟道宽度长度比。从以上公式可以看出，第一反相器T1的阈值电压与第二PMOS管p11和第三NMOS管n11的沟道宽度长度比的比值相关。[0057] 同时，考虑所述电压补偿电路模型220中的第一NMOS管n1的电压调节作用，因此可以将第一NMOS管n1、第二PMOS管p11和第三NMOS管n11之间的沟道宽度长度比的第一比值作为所述电压补偿电路模型220的电压补偿性能的仿真优化的第一模型参数，通过电路仿真工具spectre的仿真验证，得到第一反相器T1的期望的阈值电压。[0058] 同理，由于第一NMOS管n1降低了第一反相器T1的输出端的高电平，当接口电压A为低电平时，第二反相器T2的输出也为低电平，从而使第一PMOS管p1导通，将第一反相器T1的输出端的电平上拉到电源电压VDD，实现正反馈。由于TTL接口电压的输入高电平能达到2.0V，为了使得所述电压补偿电路模型220实现良好的电压补偿性能，加快电压翻转速度和减小电路功耗，需要起正反馈作用的第一PMOS管p1作为上拉管，使输入高电平较快上升，以加快翻转速度和减小功耗，因此，所述电压补偿电路模型220的电压补偿性能也与第一PMOS管p1、第三PMOS管p22的沟道宽度长度比相关。因此，在第一反相器T1达到期望的阈值电压的基础上，可以将第一PMOS管p1、第三PMOS管p22之间的沟道宽度长度比的第二比值作为所述电压补偿电路模型220的电压补偿性能的仿真优化的第二模型参数，通过电路仿真工具spectre的仿真验证，得到所述第二CMOS电路模型200的期望的输入输出电压波形。[0059] 图4和图5是第一反相器T1的阈值电压的示例性的第一仿真曲线和第二仿真曲线的示意图。首先，根据反相器中的PMOS管和NMOS管的沟道宽度长度比的默认比值，将第一NMOS管n1、第二PMOS管p11和第三NMOS管n11之间的沟道宽度长度比调整为初始比值，使用电路仿真工具spectre进行阈值电压仿真得到的仿真曲线如图4所示。如图4所示，将第一NMOS管n1、第二PMOS管p11和第三NMOS管n11之间的沟道宽度长度比的比值调整为初始比值时，第一反相器T1的阈值电压大约为1.65V（图中曲线交叉点A表示第一反相器T1的阈值电压点，其对应的输出电压为1.65V），偏离了当接口电压A为TTL接口电压时第一反相器T1的期望阈值电压1.4V，第一反相器T1的期望阈值电压1.4V是根据TTL接口电压的输入高电平和输入低电平之间的中值估计得到。[0060] 随后，根据图4所示的仿真曲线，保持第二PMOS管p11的沟道宽度长度比不变，增大第一NMOS管n1和第三NMOS管n11的沟道宽度长度比之间的比值，即将第一NMOS管n1、第二PMOS管p11和第三NMOS管n11之间的沟道宽度长度比的比值调整为更新后的比值，使用电路仿真工具spectre进行阈值电压仿真得到的仿真曲线如图5所示。如图5所示，将第一NMOS管n1、第二PMOS管p11和第三NMOS管n11之间的沟道宽度长度比的比值调整为更新后的比值时，第一反相器T1的阈值电压达到当接口电压A为TTL接口电压时第一反相器T1的期望阈值电压1.4V（图中曲线交叉点A表示第一反相器T1的阈值电压点，其对应的输出电压为1.4V）。[0061] 图6和图7分别是所述电压补偿电路模型220的输入输出电压波形的第一仿真曲线和第二仿真曲线的示意图。在第一反相器T1达到期望的阈值电压的基础上，将第一PMOS管p1、第三PMOS管p22之间的沟道宽度长度比设置为初始比值 时，使用电路仿真工具spectre进行输入输出电压波形仿真得到的仿真曲线如图6所示。从图6可以看出，当接口电压A为TTL接口电压，电源电压为4.5V时，随着接口电压A分别周期性输入高电平2.0V和低电平0.8V的输入电压波形，所述电压补偿电路模型220的输出电压波形是一条在0V稍有上下波动的直线，没有实现电压补偿的功能要求。[0062] 由于第一PMOS管p1的沟道宽度长度比太大，导致输出电压波形不满足要求，可以通过适当减小第一PMOS管p1的沟道宽度长度比，保持第三PMOS管p22的沟道宽度长度比不变，将第一PMOS管p1、第三PMOS管p22之间的沟道宽度长度比调整为更新后的比值时，使用电路仿真工具spectre进行输入输出电压波形仿真得到的仿真曲线如图7所示。从图7可以看出，当接口电压A为TTL接口电压，电源电压为4.5V时，随着接口电压A分别周期性输入高电平2.0V和低电平0.8V的输入电压波形，所述电压补偿电路模型220的输出电压波形是与输入电压波形的周期基本一致的输出高电平接近4.5V、输出低电平为0V的波形曲线，该波形曲线是符合CMOS接口电压标准的波形曲线，实现了电压补偿的功能要求。[0063] 图8是第一电压模式时第二CMOS电路模型200的输入输出电压波形的第三仿真曲线的示意图。从图8可以看出，以第一CMOS电路模型210为CMOS反相器的逻辑门电路为例，当接口电压A为TTL接口电压，电源电压为4.5V时，随着接口电压A分别周期性输入高电平2.0V和低电平0.8V的输入电压波形，所述第二CMOS电路模型200的输出电压波形曲线是与输入电压波形曲线（图中下部曲线）的周期基本一致、波形相反的输出高电平接近4.5V、输出低电平为0V的波形曲线（图中上部曲线），实现了接入TTL接口电压时的CMOS反相器的逻辑门电路的功能要求。[0064] 步骤S130，对处于第二电压模式时所述电压传输电路模型的电压传输性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压传输电路模型中的多个目标晶体管的沟道宽度长度比之间的第二比例关系，并基于所述第二比例关系优化所述电压传输电路模型。[0065] 本实施例中，所述电压传输电路模型230的电压传输性能和输入输出电压波形直接影响着所述第二CMOS电路模型200在处于第二电压模式时是否能够达到预期的性能指标。当电压模式使能信号EN确定第二CMOS电路模型200当前接入的接口电压A属于第二接口电压即CMOS接口电压的第二电压模式时，电压模式选择电路模型240的输出端的输出电压信号导致所述电压补偿电路模型220关断，同时导致所述电压传输电路模型230导通，所述电压传输电路模型230对当前接入的第二接口电压进行传输,使得所述电压传输电路模型230输出等同于第二接口电压的第三接口电压A1来驱动所述第一CMOS电路模型210。[0066] 本实施例中，当接口电压A为第二接口电压即CMOS接口电压时，电压模式使能信号EN输入高电平信号，所述第三反相器T3的输出端输出低电平信号，相应地，所述第四反相器T4的输出端输出高电平信号，所述第三反相器T3输出的低电平信号驱动所述第一NMOS管n1、所述第二NMOS管n2均关断，所述第三反相器T3输出的低电平信号和所述第四反相器T4输出的高电平信号分别驱动所述第四PMOS管p33、所述第五NMOS管n33均导通，此时，接口电压A经过所述电压传输电路模型230传输并输出第三接口电压A1，该第三接口电压A1为符合CMOS接口电压标准的CMOS接口电压，用于驱动第一CMOS电路模型210工作。因此，影响第四PMOS管p33、第五NMOS管n33的导通性能的沟道宽度长度比也与所述电压传输电路模型230的电压传输性能相关。因此，本实施例可以将所述第四PMOS管p33、所述第五NMOS管n33之间的沟道宽度长度比的第三比值作为所述电压传输电路模型230的电压传输性能的仿真优化的第三模型参数，通过电路仿真工具spectre的仿真验证。[0067] 图9是第二电压模式时第二CMOS电路模型200的输入输出电压波形的第四仿真曲线的示意图。以第一CMOS电路模型210为CMOS反相器的逻辑门电路为例，当所述第四PMOS管p33、所述第五NMOS管n33之间的沟道宽度长度比的第三比值调整为更新后的比值时，从图9可以看出，当接口电压A为CMOS接口电压，电源电压为4.5V时，随着接口电压A分别周期性输入高电平3.15V和低电平1.35V的输入电压波形，所述第二CMOS电路模型200的输出电压波形曲线是与输入电压波形曲线（图中下部曲线）的周期基本一致、波形相反的输出高电平接近4.5V、输出低电平为0V的波形曲线（图中上部曲线），实现了接入CMOS接口电压时的CMOS反相器的逻辑门电路的功能要求。[0068] 以第一CMOS电路模型210为CMOS反相器的逻辑门电路为例，在电源电压为4.5V的常温条件下，通过电路仿真工具spectre对第一CMOS电路模型210和第二CMOS电路模型200的功耗电流、传输延迟时间进行仿真比较分析，如表1所示。[0069] 表1[0070][0071] 从表1的仿真数据对比看出，本申请实施例的第二CMOS电路模型200在增加了电压补偿电路模型、电压传输电路模型和电压模式选择电路模型的基础上，仅比第一CMOS电路模型210的功耗电流均值增加了0.56%，传输延迟时间均值增加了0.39%，从仿真性能上第二CMOS电路模型200的性能参数与第一CMOS电路模型210基本相当。[0072] 综上所述，本申请实施例通过在单电压模式的第一CMOS电路模型的输入端增加电压补偿电路模型、电压传输电路模型和电压模式选择电路模型，构建得到多电压模式的第二CMOS电路模型，并对处于第一电压模式时所述电压补偿电路模型的电压补偿性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压补偿电路模型中的多个目标晶体管的沟道宽度长度比之间的第一比例关系，对处于第二电压模式时所述电压传输电路模型的电压传输性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压传输电路模型中的多个目标晶体管的沟道宽度长度比之间的第二比例关系，基于所述第一比例关系和所述第二比例关系分别优化所述电压补偿电路模型和电压传输电路模型，最终通过仿真优化得到期望的多电压模式的CMOS电路，从而可以基于现有的单电压模式的CMOS电路来快速构建多电压模式的CMOS电路，并且可以使得仿真优化的多电压模式的CMOS电路达到良好的功耗电流和传输延迟时间的性能要求。[0073] 第二实施例[0074] 本申请实施例还提供一种CMOS电路300。图10是根据本申请第二实施例的CMOS电路300的电路结构示意图。如图10所示，该CMOS电路300包括第一CMOS电路310、电压补偿电路320、电压传输电路330和电压模式选择电路340。其中，电压补偿电路320和电压传输电路330的输出端均连接至所述第一CMOS电路310的输入端，电压模式选择电路340的输入端接入电压模式使能信号EN，电压模式选择电路340的输出端分别连接至所述电压补偿电路320的第一输入端和所述电压传输电路330的第一输入端，所述电压补偿电路320的第二输入端和所述电压传输电路330的第二输入端接入第一接口电压或第二接口电压。[0075] 本实施例中，当电压模式使能信号EN确定CMOS电路300当前接入的接口电压A属于第一接口电压的第一电压模式时，即确定所述电压补偿电路320的第二输入端和所述电压传输电路330的第二输入端接入第一接口电压时，电压模式选择电路340的输出端的输出电压信号导致所述电压补偿电路320导通，所述电压补偿电路320对当前接入的第一接口电压进行电压补偿以输出第三接口电压A1来驱动所述第一CMOS电路310；同时，电压模式选择电路340的输出端的输出电压信号导致所述电压传输电路330关断。[0076] 当电压模式使能信号EN确定CMOS电路300当前接入的接口电压A属于第二接口电压的第二电压模式时，即确定所述电压补偿电路320的第二输入端和所述电压传输电路330的第二输入端接入第二接口电压时，电压模式选择电路340的输出端的输出电压信号导致所述电压补偿电路320关断，同时导致所述电压传输电路330导通，所述电压传输电路330对当前接入的第二接口电压进行传输,使得所述电压传输电路330输出等同于第二接口电压的第三接口电压A1来驱动所述第一CMOS电路310。[0077] 在一个实施方式中，如图11所示，电压补偿电路320包括包括第一NMOS管n1、第二NMOS管n2、第一PMOS管p1、由第二PMOS管p11和第三NMOS管n11构成的第一反相器T1、由第三PMOS管p22和第四NMOS管n22构成的第二反相器T2。其中，所述第一NMOS管n1的源极和衬底与所述第二PMOS管p11的源极连接；所述第一反相器T1中的第二PMOS管p11、所述第三NMOS管n11的漏极相连，所述第三NMOS管n11的源极与第二NMOS管n2的漏极连接，所述第一NMOS管n1、第二NMOS管n2的栅极均连接所述电压模式选择电路340的输出端，所述第二PMOS管p11、所述第三NMOS管n11的栅极均接入第一接口电压或第二接口电压。[0078] 所述第二反相器T2中的第三PMOS管p22、所述第四NMOS管n22的漏极相连并输出第三接口电压A1，第三PMOS管p22、所述第四NMOS管n22的栅极均连接至第二PMOS管p11、所述第三NMOS管n11的漏极；所述第一PMOS管p1的漏极连接至所述第三PMOS管p22、所述第四NMOS管n22的栅极，所述第一PMOS管p1的栅极连接至所述第三PMOS管p22、所述第四NMOS管n22的漏极。所述第一NMOS管n1的漏极、所述第一PMOS管p1和第三PMOS管p22的源极连接电源电压VDD，所述第二NMOS管n2、所述第四NMOS管n22的源极接地gnd。[0079] 进一步地，如图11所示，所述电压模式选择电路340可以包括第三反相器T3。所述电压传输电路330可以包括第四PMOS管p33、第五NMOS管n33、第四反相器T4。其中，所述第三反相器T3的输入端连接电压模式使能信号EN，所述第三反相器T3的输出端连接至所述第一NMOS管n1、第二NMOS管n2的栅极，以及所述第三反相器T3的输出端同时连接至第四PMOS管p33的栅极和第四反相器T4的输入端。所述第四PMOS管p33的源极与所述第五NMOS管n33的源极连接、并同时连接至所述第三PMOS管p22、所述第四NMOS管n22的漏极，即输出第三接口电压A1；所述第四PMOS管p33的漏极与所述第五NMOS管n33的漏极连接、并同时接入第一接口电压或第二接口电压，所述第五NMOS管n33的栅极连接第四反相器T4的输出端。[0080] 本实施例中，当接口电压A为第一接口电压即TTL接口电压时，电压模式使能信号EN输入低电平信号，所述第三反相器T3的输出端输出高电平信号，相应地，所述第四反相器T4的输出端输出低电平信号，所述第三反相器T3输出的高电平信号驱动所述第一NMOS管n1、所述第二NMOS管n2均导通，所述第三反相器T3输出的高电平信号和所述第四反相器T4输出的低电平信号分别驱动所述第四PMOS管p33、所述第五NMOS管n33均关断，此时，接口电压A经过所述电压补偿电路320的补偿作用输出第三接口电压A1，该第三接口电压A1为CMOS接口电压，可以用于驱动第一CMOS电路310工作。[0081] 本实施例中，当接口电压A为第二接口电压即CMOS接口电压时，电压模式使能信号EN输入高电平信号，所述第三反相器T3的输出端输出低电平信号，相应地，所述第四反相器T4的输出端输出高电平信号，所述第三反相器T3输出的低电平信号驱动所述第一NMOS管n1、所述第二NMOS管n2均关断，所述第三反相器T3输出的低电平信号和所述第四反相器T4输出的高电平信号分别驱动所述第四PMOS管p33、所述第五NMOS管n33均导通，此时，接口电压A经过所述电压传输电路330传输直接输出第三接口电压A1，该第三接口电压A1为符合CMOS接口电压标准的CMOS接口电压，用于驱动第一CMOS电路310工作。[0082] 本申请实施例的CMOS电路的仿真构建方法以及CMOS电路，通过在单电压模式的第一CMOS电路模型的输入端增加电压补偿电路模型、电压传输电路模型和电压模式选择电路模型，构建得到多电压模式的第二CMOS电路模型，并对处于第一电压模式时所述电压补偿电路模型的电压补偿性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压补偿电路模型中的多个目标晶体管的沟道宽度长度比之间的第一比例关系，对处于第二电压模式时所述电压传输电路模型的电压传输性能以及所述第二CMOS电路模型的输入输出电压波形进行仿真验证，获得所述电压传输电路模型中的多个目标晶体管的沟道宽度长度比之间的第二比例关系，基于所述第一比例关系和所述第二比例关系分别优化所述电压补偿电路模型和电压传输电路模型，最终通过仿真优化得到期望的多电压模式的CMOS电路，从而可以基于现有的单电压模式的CMOS电路来快速构建多电压模式的CMOS电路，并且可以使得仿真优化的多电压模式的CMOS电路达到良好的功耗电流和传输延迟时间的性能要求。[0083] 通过以上实施方式的描述，应当理解，上述示例性的实施方式不是限制性的，而是说明性的，本申请的保护范围不限于此。应理解，本领域技术人员可以清楚地了解到本申请的各实施方式可借助硬件逻辑器件或者软硬件结合的方式来实现。本领域技术人员在不脱离本申请的精神和范围的情况下，可以对本申请实施例进行修改和变型，这些修改和变型理应在本申请的保护范围之内。

专利地区：甘肃

专利申请日期：2024-08-05

专利公开日期：2024-10-11

专利公告号：CN118569182B