晶圆级封装谐振器及其制备方法、电子设备实用新型专利

专利名称：晶圆级封装谐振器及其制备方法、电子设备

专利类型：实用新型专利

专利申请号：CN202410290709.3

专利申请（专利权）人：泰晶科技股份有限公司
权利人地址：湖北省随州市曾都经济开发区

专利发明（设计）人：万杨,张小伟,彭康,刘明帆,张家豪

专利摘要：本申请涉及谐振器技术领域，具体涉及一种晶圆级封装谐振器及其制备方法、电子设备，电子设备包括晶圆级封装谐振器；晶圆级封装谐振器包括石英晶片，其两侧分设第一电极、第二电极；第一封装板，其封装于石英晶片具有第一电极的一侧，第一封装板远离石英晶片的一侧间隔设置第一焊盘、第二焊盘；第二封装板，其封装于石英晶片另一侧，第二封装板远离石英晶片的一侧设置第三焊盘、第四焊盘；其中，第一焊盘一处与第一电极的电极引出端电连接，第一焊盘另一处与第三焊盘电连接；第二焊盘一处与第二电极的电极引出端电连接，第二焊盘另一处与第四焊盘电连接。本申请具有提高封装效率和终检测试效率的效果。

主权利要求：
1.晶圆级封装谐振器，其特征在于，包括：
石英晶片(4)，其两侧分设第一电极(50)、第二电极(52)；
第一封装板(8)，其封装于所述石英晶片(4)具有所述第一电极(50)的一侧，所述第一封装板(8)远离所述石英晶片(4)的一侧间隔设置第一焊盘(9)、第二焊盘(95)；
第二封装板(2)，其封装于所述石英晶片(4)另一侧，所述第二封装板(2)远离所述石英晶片(4)的一侧设置第三焊盘(30)、第四焊盘(31)；
其中，所述第一焊盘(9)一处延伸通过所述第一封装板(8)并与所述第一电极(50)的电极引出端电连接，所述第一焊盘(9)另一处依次延伸通过所述第一封装板(8)、所述石英晶片(4)、所述第二封装板(2)并与所述第三焊盘(30)电连接；
所述第二焊盘(95)一处延伸通过所述第一封装板(8)并与所述第二电极(52)的电极引出端电连接，所述第二焊盘(95)另一处依次延伸通过所述第一封装板(8)、所述石英晶片(4)、所述第二封装板(2)并与所述第四焊盘(31)电连接；
所述石英晶片(4)包括谐振部(5)、圈设于所述谐振部(5)外周的封装部(6)、连接设于所述谐振部(5)和所述封装部(6)间的连接梁(7)，所述第一电极(50)、第二电极(52)分设于所述谐振部(5)两侧；
所述封装部(6)两侧、所述第一封装板(8)与所述封装部(6)相对的一侧、所述第二封装板(2)与所述封装部(6)相对的一侧均设置键合金属层(40)，所述键合金属层(40)沿所述封装部(6)厚度方向的投影重叠；
所述第一电极(50)的电极引出端、所述第二电极(52)的电极引出端均通过所述连接梁(7)引出至所述封装部(6)，且位于所述键合金属层(40)内侧。
2.根据权利要求1所述的晶圆级封装谐振器，其特征在于，所述封装部(6)贯穿具有第一通孔(60)，所述第一通孔(60)在所述第二电极(52)的电极引出端的引出路径上，所述第二电极(52)的电极引出端包括：过渡段(53)，其与所述第一电极(50)的电极引出端相对设置；
第一通孔金属段(54)，其包括敷设于所述第一通孔(60)侧壁的连接层(55)、分别与所述连接层(55)两侧连接的延伸层(56)和导出层(57)，所述延伸层(56)与所述过渡段(53)电连接。
3.根据权利要求2所述的晶圆级封装谐振器，其特征在于，所述第一封装板(8)一处贯穿具有第二通孔(80)，所述第二焊盘(95)沿所述第二通孔(80)侧壁延伸至所述第一封装板(8)另一侧形成第一引出端(96)，所述第一引出端(96)延伸形成引出线(97)，所述引出线(97)的另一端与所述导出层(57)相对且压合电连接设置。
4.根据权利要求3所述的晶圆级封装谐振器，其特征在于，所述第一封装板(8)与所述过渡段(53)相对的一处贯穿具有第三通孔(81)，所述第一焊盘(9)沿第三通孔(81)侧壁延伸至所述第一封装板(8)另一侧，以与所述第一电极(50)的电极引出端压合电连接。
5.根据权利要求4所述的晶圆级封装谐振器，其特征在于，所述第一封装板(8)对应所述第一焊盘(9)的另一处贯穿具有第四通孔(82)，所述第一焊盘(9)沿第四通孔(82)侧壁延伸至所述第一封装板(8)另一侧形成第一环状层(91)；所述封装部(6)与所述第四通孔(82)对应贯穿具有第五通孔(61)，包覆所述第五通孔(61)具有第二通孔金属段(62)，所述第一环状层(91)与所述第二通孔金属段(62)电连接；所述第二封装板(2)与所述第四通孔(82)对应贯穿具有第六通孔(20)，第三焊盘(30)接沿第六通孔(20)侧壁延伸至所述第二封装板(2)另一侧形成第二环状层(300)，所述第二环状层(300)与所述第二通孔金属段(62)电连接；
和/或，
所述第一封装板(8)对应所述第二焊盘(95)的另一处贯穿具有第七通孔(83)，所述第二焊盘(95)沿第七通孔(83)侧壁延伸至所述第一封装板(8)另一侧形成第三环状层(93)；
所述封装部(6)与所述第七通孔(83)对应贯穿具有第八通孔(64)，包覆所述第八通孔(64)具有第三通孔金属段(65)，所述第三环状层(93)与所述第三通孔金属段(65)电连接；所述第二封装板(2)与所述第七通孔(83)对应贯穿具有第九通孔(21)，第四焊盘(31)接沿第九通孔(21)侧壁延伸至所述第二封装板(2)另一侧形成第四环状层(310)，所述第四环状层(310)与所述第三通孔金属段(65)电连接。
6.根据权利要求5所述的晶圆级封装谐振器，其特征在于，当所述第一焊盘(9)贯穿具有第四通孔(82)时，所述第六通孔(20)与所述第四通孔(82)同轴设置，所述第五通孔(61)与所述第四通孔(82)错位设置；与所述第二通孔金属段(62)每侧电连通还包括第一错位层(63)，一对所述第一错位层(63)分别与所述第一环状层(91)、所述第二环状层(300)压合电连接设置；与所述第一环状层(91)电连通还包括第二错位层(92)，与所述第二环状层(300)电连通还包括第三错位层(301)，所述第二错位层(92)，所述第三错位层(301)分别与所述第二通孔金属段(62)两侧电连通；
当所述第二焊盘(95)贯穿具有第七通孔(83)时，所述第七通孔(83)与所述第五通孔(61)同轴设置，所述第六通孔(20)与所述第五通孔(61)错位设置；与所述第三通孔金属段(65)每侧电连通还包括第四错位层(66)，一对所述第四错位层(66)分别与所述第三环状层(93)、所述第四环状层(310)压合电连接设置；与所述第三环状层(93)电连通还包括第五错位层(94)，与所述第四环状层(310)电连通还包括第六错位层(311)，所述第五错位层(94)，所述第六错位层(311)分别与所述第三通孔金属段(65)两侧电连通。
7.根据权利要求3所述的晶圆级封装谐振器，其特征在于，还包括设于所述第一封装板(8)远离所述石英晶片(4)一侧的屏蔽层(98)，所述第一电极(50)沿所述第一封装板(8)厚度方向的投影落入所述屏蔽层(98)沿所述第一封装板(8)厚度方向的投影范围内。
8.晶圆级封装谐振器的制备方法，其特征在于，包括以下步骤：
制备晶片晶圆，所述晶片晶圆包括阵列排布的若干颗如权利要求1‑7任一项所述的石英晶片(4)；
制备第一封装晶圆，所述第一封装晶圆包括若干颗与如权利要求1‑7任一项所述的第一封装板(8)；
制备第二封装晶圆，所述第二封装晶圆包括若干颗与如权利要求1‑7任一项所述的第二封装板(2)，其中，若干颗所述第一封装板(8)、若干颗所述第二封装板(2)分别与若干颗所述石英晶片(4)一一对应；
将所述第二封装晶圆、所述晶片晶圆、所述第一封装晶圆依次叠设键合后切割。
9.电子设备，其特征在于，包括如权利要求1‑7任一项所述的晶圆级封装谐振器。 说明书 : 晶圆级封装谐振器及其制备方法、电子设备技术领域[0001] 本申请涉及谐振器的技术领域，尤其是涉及一种晶圆级封装谐振器及其制备方法、电子设备。背景技术[0002] 传统的石英晶体谐振器结构通常由金属上盖、石英晶片和陶瓷基座构成，并采用真空或惰性气体封装。其中，石英晶片是采用光刻工艺整版制作，将晶片一颗颗折取下来，通过导电胶与陶瓷基座引脚相连，最后和金属上盖通过轮焊完成封装，整个加工过程是一颗一颗完成的，封装效率低且可靠性降低。[0003] 随着移动通信电子的迅速发展，器件小型化需求越来越高，谐振器的小型化也势在必行。晶圆级制造可以实现单颗谐振器制造成本的大幅降低，以及谐振器之间的品控一致性：通常来说，晶圆尺寸越大，单颗谐振器的制造成本越低。相关文件中公开一种晶圆级封装的石英谐振器及其制造方法，石英谐振器包括：石英压电层、第一封装基板和第二封装基板；石英压电层两侧设置第一电极、第二电极，第一封装基板和第二封装基板分别设置在压电层的一侧和另一侧，第一封装基板与第一电极相对，第二封装基板与第二电极相对，其中：第一电极的电极引出端包括至少经由第二封装基板的端面延伸到第二封装基板的远离第二电极的一侧的第一外连接部，或者第二电极的电极引出端包括至少经由第一封装基板的端面延伸到第一封装基板的远离第一电极的一侧的第二外连接部。[0004] 针对上述中的相关技术，存在仍需单颗加装外连接部，封装效率低，且终检时需识别背部焊盘，测试效率低的问题。发明内容[0005] 为了提高封装效率和终检测试效率，本申请的目的是提供一种晶圆级封装谐振器及其制备方法、电子设备。[0006] 第一方面，本申请提供的晶圆级封装谐振器采用如下的技术方案：[0007] 一种晶圆级封装谐振器，包括：[0008] 石英晶片，其两侧分设第一电极、第二电极；[0009] 第一封装板，其封装于石英晶片具有第一电极的一侧，第一封装板远离石英晶片的一侧间隔设置第一焊盘、第二焊盘；[0010] 第二封装板，其封装于石英晶片另一侧，第二封装板远离石英晶片的一侧设置第三焊盘、第四焊盘；[0011] 其中，第一焊盘一处延伸通过第一封装板并与第一电极的电极引出端电连接，第一焊盘另一处依次延伸通过第一封装板、石英晶片、第二封装板并与第三焊盘电连接；[0012] 第二焊盘一处延伸通过第一封装板并与第二电极的电极引出端电连接，第二焊盘另一处依次延伸通过第一封装板、石英晶片、第二封装板并与第四焊盘电连接。[0013] 通过采用上述技术方案，首先，将石英晶片的第一电极、第二电极先引入到第一封装板的正面，而后引入到第二封装板的反面，可以实现晶圆级封装谐振器的单颗产品正反都可测试产品参数，在终检时无需翻转产品识别背部焊盘，提升了测试效率；其次，第一封装板第一焊盘、第二焊盘的设置可以拓展实现振荡器的一体化制造；再者，晶圆级封装的基础上，无需设置外连接部，实现封装切割后即得成品，提高封装效率。[0014] 可选的，石英晶片包括谐振部、圈设于谐振部外周的封装部、连接设于谐振部和封装部间的连接梁，第一电极、第二电极分设于谐振部两侧；[0015] 封装部两侧、第一封装板与封装部相对的一侧、第二封装板与封装部相对的一侧均设置键合金属层，键合金属层沿封装部厚度方向的投影重叠；[0016] 第一电极的电极引出端、第二电极的电极引出端均通过连接梁引出至封装部，且位于键合金属层内侧。[0017] 通过采用上述技术方案，第一电极的电极引出端、第二电极的电极引出端设于键合金属层内侧，即在封装部内构建石英晶片的测试位，无需在石英晶片外部另外设置测试位，提高产品集成度，在整片石英晶圆上可以排布更多的石英晶片，进而在相同石英晶圆尺寸的条件下，获得更多的谐振器，降低了单个谐振器的制造成本。[0018] 可选的，封装部贯穿具有第一通孔，第一通孔在第二电极的电极引出端的引出路径上，第二电极的电极引出端包括：[0019] 过渡段，其与第一电极的电极引出端相对设置；[0020] 第一通孔金属段，其包括敷设于第一通孔侧壁的连接层、分别与连接层两侧连接的延伸层和导出层，延伸层与过渡段电连接。[0021] 通过采用上述技术方案，第二电极的电极引出端通过过渡段设置，避开第一电极的电极引出端占用的封装部位置，以使第一电极、第二电极的电极引出端错位设置，进一步，通过第一通孔配合第一通孔金属段的设置，将第二电极的电极引出端的末端引出至石英晶片的正面，以使第一电极的电极引出端、第二电极的电极引出端同侧面设置，构成石英晶片的测试位，满足后续将石英晶片的第一电极、第二电极同步先引入到第一封装板的正面的设计。[0022] 可选的，第一封装板一处贯穿具有第二通孔，第二焊盘沿第二通孔侧壁延伸至第一封装板另一侧形成第一引出端，第一引出端延伸形成引出线，引出线的另一端与导出层相对且压合电连接设置。[0023] 通过采用上述技术方案，第二焊盘通过第二通孔将电连接引出至第一封装板的反面(与石英晶片相对的一侧面)，而后配合在第一封装板反面设置引出线，实现第一引出端、导出层之间的连接，继而实现第二焊盘与第二电极之间的连接，将第二电极引入到第一封装板的正面；进一步，引出线设置为折线型，避开对第一电极、第二电极的影响，具体的：引出线沿封装部厚度方向的投影与第一电极沿封装部厚度方向的投影不相交。[0024] 可选的，第一封装板与过渡段相对的一处贯穿具有第三通孔，第一焊盘沿第三通孔侧壁延伸至第一封装板另一侧，以与第一电极的电极引出端压合电连接。[0025] 通过采用上述技术方案，第一焊盘通过第三通孔将电连接引出至第一封装板的反面(与石英晶片相对的一侧面)，而后配合第一电极的电极引出端，实现第一焊盘与第一电极之间的连接，将第一电极引入到第一封装板的正面。[0026] 可选的，第一封装板对应第一焊盘的另一处贯穿具有第四通孔，第一焊盘沿第四通孔侧壁延伸至第一封装板另一侧形成第一环状层；[0027] 封装部与第四通孔对应贯穿具有第五通孔，包覆第五通孔具有第二通孔金属段，第一环状层与第二通孔金属段电连接；[0028] 第二封装板与第四通孔对应贯穿具有第六通孔，第三焊盘接沿第六通孔侧壁延伸至第二封装板另一侧形成第二环状层，第二环状层与第二通孔金属段电连接；[0029] 通过采用上述技术方案，沿谐振器厚度方向依次贯穿设置的第四通孔、第五通孔、第六通孔，配合第一焊盘(第一环状层)、第二通孔金属段、第三焊盘(第二环状层)的设置，将第一电极在引入到第一封装板的正面后，引入至第二封装板的反面。[0030] 可选的，第六通孔与第四通孔同轴设置，第五通孔与第四通孔错位设置；与第二通孔金属段每侧电连通还包括第一错位层，一对第一错位层分别与第一环状层、第二环状层压合电连接设置；与第一环状层电连通还包括第二错位层，与第二环状层电连通还包括第三错位层，第二错位层，第三错位层分别与第二通孔金属段两侧电连通；[0031] 通过采用上述技术方案，实现将第一电极在引入到第一封装板的正面后，引入第二封装板反面的过程中，错位压合电连接，以使第一封装板、石英晶片、第二封装板三层键合时每层之间的孔洞错位连接，可以有效加强孔洞对应金属的互联强度，提升了可靠性。[0032] 可选的，第一封装板对应第二焊盘的另一处贯穿具有第七通孔，第二焊盘沿第七通孔侧壁延伸至第一封装板另一侧，形成第三环状层；封装部与第七通孔对应贯穿具有第八通孔，包覆第八通孔具有第三通孔金属段，第三环状层与第三通孔金属段电连接；第二封装板与第七通孔对应贯穿具有第九通孔，第四焊盘接沿第九通孔侧壁延伸至第二封装板另一侧，形成第四环状层，第四环状层与第三通孔金属段电连接。[0033] 通过采用上述技术方案，沿谐振器厚度方向依次贯穿设置的第七通孔、第八通孔、第九通孔，配合第二焊盘(第三环状层)、第三通孔金属段、第四焊盘(第四环状层)的设置，将第二电极在引入到第一封装板的正面后，引入至第二封装板的反面。[0034] 可选的，第七通孔与第五通孔同轴设置，第六通孔与第五通孔错位设置；与第三通孔金属段每侧电连通还包括第四错位层，一对第四错位层分别与第三环状层、第四环状层压合电连接设置；与第三环状层电连通还包括第五错位层，与第四环状层电连通还包括第六错位层，第五错位层，第六错位层分别与第三通孔金属段两侧电连通。[0035] 通过采用上述技术方案，实现将第二电极在引入到第一封装板的正面后，引入第二封装板反面的过程中，错位压合电连接，以使第一封装板、石英晶片、第二封装板三层键合时每层之间的孔洞错位连接，可以有效加强孔洞对应金属的互联强度，提升了可靠性。[0036] 可选的，晶圆级封装谐振器还包括设于第一封装板远离石英晶片一侧的屏蔽层，第一电极沿第一封装板厚度方向的投影落入屏蔽层沿第一封装板厚度方向的投影范围内。[0037] 通过采用上述技术方案，通过屏蔽罩的设置，屏蔽外界的电磁干扰，在满足第一焊盘、第二焊盘位置设置需求的前提下，使屏蔽罩沿第一封装板厚度方向覆盖第一电极，提高屏蔽效果。[0038] 第二方面，本申请提供的晶圆级封装谐振器的制备方法采用如下的技术方案：[0039] 晶圆级封装谐振器的制备方法，包括以下步骤：[0040] 制备晶片晶圆，晶片晶圆包括阵列排布的若干颗石英晶片；[0041] 制备第一封装晶圆，第一封装晶圆包括若干颗第一封装板；[0042] 制备第二封装晶圆，第二封装晶圆包括若干颗第二封装板，其中，若干颗第一封装板、若干颗第二封装板分别与若干颗石英晶片一一对应；[0043] 将第二封装晶圆、晶片晶圆、第一封装晶圆依次叠设键合后切割。[0044] 通过采用上述技术方案，首先，晶圆级封装谐振器的单颗产品正反都可测试产品参数，在终检时无需翻转产品识别背部焊盘，提升了测试效率；其次，晶圆级封装的基础上，无需设置外连接部，实现封装切割后即得成品，提高封装效率低。[0045] 第三方面，本申请提供的电子设备采用如下的技术方案：[0046] 一种电子设备，包括晶圆级封装谐振器。[0047] 通过采用上述技术方案，提供一种包括晶圆级封装谐振器的电子设备，晶圆级封装谐振器具有高的产品集成度。[0048] 综上所述，本申请包括以下至少一种有益技术效果：[0049] 1、将石英晶片的第一电极、第二电极先引入到第一封装板的正面，而后引入到第二封装板的反面，实现晶圆级封装谐振器的单颗产品正反都可测试产品参数，在终检时无需翻转产品识别背部焊盘，提升了测试效率；同时，第一封装板上第一焊盘、第二焊盘的设置可以拓展实现振荡器的一体化制造；[0050] 2、第一电极、第二电极的电极引出端均设于键合金属层内侧，即在封装部内构建石英晶片的测试位，无需在石英晶片外部另外设置测试位，提高产品集成度，降低了单个谐振器的制造成本；[0051] 3、实现晶圆级封装，且无需设置外连接部，封装切割后即得成品，提高封装效率低；[0052] 4、第一封装板、石英晶片、第二封装板三层键合时每层之间的孔洞错位连接，有效加强孔洞对应金属的互联强度，提升了可靠性。附图说明[0053] 图1是本申请实施例1用于展示第二封装板、石英晶片、第一封装板正面设置的爆炸示意图；[0054] 图2是本申请实施例1的用于展示第二封装板、石英晶片、第一封装板正面设置的爆炸示意图；[0055] 图3是本申请实施例1中石英晶圆的结构示意图；[0056] 图4是本申请实施例1中用于展示石英晶片正面的结构示意图；[0057] 图5是本申请实施例1中用于展示石英晶片反面的结构示意图；[0058] 图6是本申请实施例1中第一封装板的爆炸示意图；[0059] 图7是本申请实施例1中第二封装板的爆炸示意图。[0060] 附图标记说明：[0061] 1、石英晶圆；10、对位标记；11、切割道；[0062] 2、第二封装板；20、第六通孔；21、第九通孔；22、第四贯穿孔；23、第六贯穿孔；[0063] 30、第三焊盘；300、第二环状层；301、第三错位层；31、第四焊盘；310、第四环状层；311、第六错位层；32、第五焊盘；33、第六焊盘；34、展示孔；[0064] 4、石英晶片；40、键合金属层；[0065] 5、谐振部；50、第一电极；51、触点A；52、第二电极；53、过渡段；54、第一通孔金属段；55、连接层；56、延伸层；57、导出层；[0066] 6、封装部；60、第一通孔；61、第五通孔；62、第二通孔金属段；63、第一错位层；64、第八通孔；65、第三通孔金属段；66、第四错位层；67、第三贯穿孔；68、第五贯穿孔；[0067] 7、连接梁；[0068] 8、第一封装板；80、第二通孔；81、第三通孔；82、第四通孔；83、第七通孔；84、第一贯穿孔；85、第二贯穿孔；[0069] 9、第一焊盘；90、触点B；91、第一环状层；92、第二错位层；93、第三环状层；94、第五错位层；95、第二焊盘；96、第一引出端；97、引出线；98、屏蔽层。具体实施方式[0070] 以下结合附图1‑附图7，对本申请作进一步详细说明。[0071] 实施例1：[0072] 本申请实施例1公开一种晶圆级封装谐振器，参照图1和图2，晶圆级封装谐振器包括依次键合封装的第二封装板2、石英晶片4、第一封装板8，在本实施例中，第一封装板8属于上盖板，第二封装板2属于基板；谐振器通过晶圆级封装获得，即在封装时，参照图3，采用第二封装晶圆、石英晶圆1、第一封装晶圆依次键合封装。[0073] 1.1、关于石英晶片4，石英晶片4通过石英晶圆1键合封装后切割获得，石英晶圆1包括呈阵列排布的若干颗石英晶片4，石英晶片4的上下左右都预留有切割道11，针对每个石英晶片4，为石英材质，参照图4和图5，包括谐振部5、封装部6、连接梁7；[0074] 谐振部5两侧分别设置第一电极50、第二电极52，谐振部5的形状可根据实际情况设置，具体可为圆形，方形，在本实施例中，谐振部5为方形；[0075] 封装部6中部贯穿具有容纳谐振部5的空间，即封装部6圈设于谐振部5外周，封装部6的外周形状、内圈形状均可根据实际情况设置，在本实施例中，封装部6为与谐振部5适配的方形；[0076] 连接梁7连接设于谐振部5和封装部6间，以作为谐振部5和封装部6之间的桥梁，连接梁7的个数具体可为1个、2个、3个等，根据实际需求设定，在其中一实施例中，连接梁7为2个，2个连接梁7可关于谐振部5中心点对称设置；在本实施例中，连接梁7为一个；[0077] 参照图1，石英晶片4正反两侧面都设置有金属图案，用于构成键合、压合电连接，在本实施例中定义与第一封装板8相对的一侧面为正面，与第二封装板2相对的一侧面为反面。[0078] 1.2、关于第一封装板8，第一封装板8通过第一封装晶圆键合封装后切割获得，第一封装晶圆包括呈阵列排布的若干颗第一封装板8，第一封装晶圆位于第一封装板8的上下左右都预留有切割道11，针对每个第一封装板8，可以为石英、熔石英或玻璃材质中的任一种，在本实施例中，参照图6，第一封装板8为方形平板；[0079] 第一封装板8封装于石英晶片4具有第一电极50的一侧，即封装于石英晶片4的正面，第一封装板8正反两侧面都设置有金属图案，用于构成键合、压合电连接以及屏蔽罩等功能，在本实施例中定义与石英晶片4相对的一侧面为反面，另一侧面为正面；[0080] 第一封装板8正面金属图案包括第一焊盘9、第二焊盘95，第一封装板8远离石英晶片4的一侧(正面)间隔设置第一焊盘9、第二焊盘95；为了屏蔽外界的电磁干扰，在其中一实施例中，第一封装板8正面金属图案还包括设于第一封装板8远离石英晶片4一侧的屏蔽层98，第一电极50沿第一封装板8厚度方向的投影落入屏蔽层98沿第一封装板8厚度方向的投影范围内。[0081] 1.3、关于第二封装板2，第二封装板2通过第二封装晶圆键合封装后切割获得，第二封装晶圆包括呈阵列排布的若干颗第二封装板2，第二封装晶圆位于第二封装板2的上下左右都预留有切割道11，针对每个第二封装板2，可以为石英、熔石英或玻璃材质中的任一种，在本实施例中，第二封装板2为平板；[0082] 第二封装板2封装于石英晶片4具有第二电极52的一侧面，第二封装板2正反两侧面都设置有金属图案，用于构成键合、压合电连接等功能，在本实施例中定义与石英晶片4相对的一侧面为正面，另一侧面为反面；[0083] 参照图7，第二封装板2反面设置第三焊盘30、第四焊盘31，第三焊盘30、第四焊盘31设于第二封装板2的对角处，且第三焊盘30在谐振器的厚度方向与第一焊盘9对应设置，第四焊盘31在谐振器的厚度方向与第二焊盘95对应，为了提高第二封装板2的焊接效果，第二封装板2反面的另一对角处设置分别设置第五焊盘32、第六焊盘33；在其中一实施例中，第三焊盘30、第四焊盘31、第五焊盘32、第六焊盘33中部围设展示孔34，第二电极52沿谐振器厚度方向的投影落入展示孔34沿谐振器厚度方向的投影范围内，实现不遮挡石英晶片4的第二电极52，成品封装后可以实现激光微调成品频率(采用激光微调工艺，使用激光从第二封装板2反面照射石英晶片4的第二电极52，达到目标输出频率)。[0084] 为了实现键合，参照图1和图2，封装部6两侧面、第一封装板8与封装部6相对的一侧面(反面)、第二封装板2与封装部6相对的一侧面(正面)外围沿周向均设置键合金属层40，四层键合金属层40沿封装部6厚度方向的投影重叠；[0085] (1)、为了实现将第一电极50引出至第一焊盘9，第一焊盘9一处延伸通过第一封装板8并与第一电极50的电极引出端电连接，在其中一实施例中：[0086] 第一电极50的电极引出端通过连接梁7引出至封装部6形成触点A51，触点A51位于第一键合金属层40内侧，且两者断路设置，为了提高压合电连接效果，本实施例中，触点A51设置为圆盘状；[0087] 第一封装板8与触点A51(对应第二电极52引出端的过渡段53)相对的一处贯穿具有第三通孔81，第一焊盘9覆盖第三通孔81，且沿第三通孔81侧壁延伸至第一封装板8另一侧形成触点B90，触点B90与第一电极50的电极引出端(触点A51)压合电连接，在一具体实施例中，为了提高压合后电连接的效果，触点A51与第三通孔81同轴设置，且触点A51、触点B90的外圈半径相同；[0088] (2)、为了将第一电极50引出至第一焊盘9后，继续引出至第三焊盘30，第一焊盘9另一处依次延伸通过第一封装板8、石英晶片4、第二封装板2并与第三焊盘30电连接，在其中一实施例中：[0089] 第一封装板8对应第一焊盘9另一处贯穿具有第四通孔82，在本实施中，第四通孔82位于第一封装板8其中一顶角处，促使第四通孔82与第三通孔81间隔设置，第一焊盘9沿第四通孔82侧壁延伸至第一封装板8另一侧形成第一环状层91，第一环状层91贴设于第一封装板8的反面；封装部6与第四通孔82对应贯穿具有第五通孔61，包覆第五通孔61具有第二通孔金属段62，第二通孔金属段62沿其中轴线的纵向截面呈工字型，第一环状层91与第二通孔金属段62位于封装部6正面的部分压合电连接；第二封装板2与第四通孔82对应贯穿具有第六通孔20，第三焊盘30接沿第六通孔20侧壁延伸至第二封装板2另一侧(正面)形成第二环状层300，第二环状层300与第二通孔金属段62位于封装部6反面的部分压合电连接；在其中一实施例中，第四通孔82、第五通孔61、第六通孔20同轴设置；[0090] 为有效加强孔洞对应金属的互联强度，提升了可靠性，第六通孔20与第四通孔82同轴设置，第五通孔61与第四通孔82错位设置；与第二通孔金属段62每侧电连通还包括第一错位层63，一对第一错位层63分别与第一环状层91、第二环状层300压合电连接设置，具体的，位于封装部6正面的第一错位层63与第一环状层91压合电连接，位于封装部6反面的第一错位层63与第二环状层300压合电连接；与第一环状层91电连通还包括第二错位层92，与第二环状层300电连通还包括第三错位层301，第二错位层92，第三错位层301分别与第二通孔金属段62两侧电连通；为了进一步提高压合电连接的效果，第一错位层63、第二错位层92、第三错位层301设置为圆盘状，且与第一环状层91、第二环状层300的外圆半径相等设置。[0091] (3)、为了实现将第二电极52引出至第二焊盘95，第二焊盘95一处延伸通过第一封装板8并与第二电极52的电极引出端电连接，在其中一实施例中：[0092] 第二电极52的电极引出端通过连接梁7引出至封装部6，且位于键合金属层40内侧，两者断路设置；[0093] 封装部6贯穿具有第一通孔60，第一通孔60在第二电极52的电极引出端的引出路径上，第二电极52的电极引出端包括：[0094] 过渡段53，其设于封装部6的反面，且与第二电极52连接，过渡段53与第一电极50的电极引出端相对设置，在本实施例中，过渡段53为圆盘状，且与触点A51沿封装部6厚度方向的投影重叠；[0095] 第一通孔金属段54，其包括敷设于第一通孔60侧壁的连接层55、分别与连接层55两侧连接的延伸层56和导出层57，延伸层56为圆环状，位于封装部6的反面，且与过渡段53电连接，导出层57为圆环状，位于封装部6的正面；[0096] 第一封装板8贯穿具有第二通孔80，第二通孔80在在第二焊盘95的覆盖范围内，第二焊盘95沿第二通孔80侧壁延伸至第一封装板8另一侧面形成第一引出端96，在本实施例中第一引出端96为圆环状，第一引出端96位于第一封装板8反面延伸形成引出线97，引出线97的另一端与导出层57相对且压合电连接设置；[0097] 为了减少引出线97对第一电极50的影响，引出线97呈大端未封口的梯形，同时控制引出线97沿封装部6厚度方向的投影与第一电极50沿封装部6厚度方向的投影不相交。[0098] (4)、为了将第二电极52引出至第二焊盘95后，继续引出至第四焊盘31，第二焊盘95另一处依次延伸通过第一封装板8、石英晶片4、第二封装板2并与第四焊盘31电连接，在其中一实施例中：[0099] 第一封装板8对应第二焊盘95另一处贯穿具有第七通孔83，在本实施中，第七通孔83位于第一封装板8其中一顶角处，且与第四通孔82位于对角，促使第七通孔83与第二通孔80间隔设置，第二焊盘95沿第七通孔83侧壁延伸至第一封装板8另一侧形成第三环状层93，第三环状层93贴设于第一封装板8的反面；封装部6与第七通孔83对应贯穿具有第八通孔64，包覆第八通孔64具有第三通孔金属段65，第三通孔金属段65沿其中轴线的纵向截面呈工字型，第三环状层93与第三通孔金属段65位于封装部6正面的部分压合电连接；第二封装板2与第七通孔83对应贯穿具有第九通孔21，第四焊盘31接沿第九通孔21侧壁延伸至第二封装板2另一侧(正面)形成第四环状层310，第四环状层310与第三通孔金属段65位于封装部6反面的部分压合电连接；在其中一实施例中，第七通孔83、第八通孔64、第九通孔21同轴设置；[0100] 为有效加强孔洞对应金属的互联强度，提升了可靠性，第七通孔83与第五通孔61同轴设置，第六通孔20与第五通孔61错位设置；与第三通孔金属段65每侧电连通还包括第四错位层66，一对第四错位层66分别与第三环状层93、第四环状层310压合电连接设置，具体的，位于封装部6正面的第四错位层66与第三环状层93压合电连接，位于封装部6反面的第三错位层301与第四环状层310压合电连接；与第三环状层93电连通还包括第五错位层94，与第四环状层310电连通还包括第六错位层311，第五错位层94，第六错位层311分别与第三通孔金属段65两侧电连通；为了进一步提高压合电连接的效果，第四错位层66、第五错位层94、第六错位层311设置为圆盘状，且与第三环状层93、第四环状层310的外圆半径相等设置。[0101] (5)为了提高装置整体的对称性，提高键合效果，在另一实施例中，分别贯穿第一封装板8另一对角处具有第一贯穿孔84、第二贯穿孔85，第一贯穿孔84靠近谐振器具有触点A51的一对角处，与第一贯穿孔84同轴，依次贯穿封装部6、第二封装板2具有第三贯穿孔67和第四贯穿孔22，全部第一贯穿孔84、第三贯穿孔67和第四贯穿孔22同轴且内壁设置金属层，以使屏蔽罩与第五焊盘32连接；同理，依次贯穿封装部6、第二封装板2具有第五贯穿孔68和第六贯穿孔23，第二贯穿孔85、第六贯穿孔23同轴，第二管穿孔和第四贯穿孔22错位设置，同样配合金属的设置，实现屏蔽罩与第六焊盘33连接；[0102] (6)为提高键合封装过程中第二封装晶圆、石英晶圆1、第一封装晶圆对位的准确性，在第二封装晶圆、石英晶圆1、第一封装晶圆的左右边缘各有两个对位标记10，封装时，分别使石英晶圆1的对位标记10与第一封装晶圆、第二封装晶圆的对位标记10对应。[0103] 本申请实施例1的实施原理为：石英晶片4、第一封装板8、第二封装板2三层键合后获得的谐振器产品的电气连接方式如下：[0104] 第一电极50→触点A51→触点B90→第三通孔81→第一焊盘9→第四通孔82→第一环状层91→第二通孔金属段62(第五通孔61)→第二环状层300→第六通孔20→第三焊盘30，从而实现石英晶片4的第一电极50‑第一焊盘9‑第三焊盘30的电连接；[0105] 第二电极52→过渡段53→第一通孔金属段54(第一通孔60)→引出线97→第一引出端96→第二通孔80→第二焊盘95→第七通孔83→第三环状层93→第三通孔金属段65(第八通孔64)→第四环状层310→第九通孔21→第四焊盘31，从而实现石英晶片4的第二电极52‑第二焊盘95‑第四焊盘31的电连接。[0106] 作谐振器使用时，谐振器的第一电极50、第二电极52分别通过第三焊盘30、第四焊盘31接入特定电路，第一电极50、第二电极52间产生电压，谐振部5在压电效应的作用下产生振动，输出特定频率，实现谐振器功能。[0107] 实施例2：[0108] 本申请实施例2公开一种晶圆级封装谐振器的制备方法。参照图3，包括以下步骤：[0109] S1、制备晶片晶圆；[0110] 步骤1.1：在晶片晶圆本体表面通过磁控溅射、电镀或蒸镀方式，沉积耐蚀刻金属层材料，材料成分为Cr/Au或Ti/Au；[0111] 步骤1.2：通过旋涂或喷涂方式在晶片晶圆本体表面形成光刻胶膜，通过光刻掩膜版曝光形成曝光图形，显影去除未曝光区域图形；[0112] 对晶片晶圆本体下表面执行同样工艺，制作背面对称图形；[0113] 步骤1.3：使用对应金属刻蚀液，去除未被光刻胶覆盖保护区域金属层。[0114] 步骤1.4：将晶片晶圆本体采用湿法刻蚀、干法刻蚀或激光刻蚀的加工工艺，制作对应的孔体，并得到振动部、封装部6和连接梁7；[0115] 步骤1.5：对晶片晶圆本体进行金属电极镀膜加工，使用通过磁控溅射、电镀或蒸镀方式，在晶片晶圆本体上下表面沉积金属材料(可选Cr、Ti、Ni、Ru、Au)；[0116] 步骤1.6：通过旋涂或喷涂方式在晶片晶圆本体上下表面形成光刻胶膜，通过光刻掩膜版曝光形成曝光图形，显影去除未曝光区域图形；[0117] 对晶片晶圆本体下表面执行同样工艺，制作背面对称图形；[0118] 步骤1.7：用对应的金属刻蚀液，去除未被光刻胶覆盖保护区域金属层，针对每一石英晶片4形成正面金属图案、反面金属图案以及贯穿对应孔洞的金属层；[0119] 如图3所示，在刻蚀获得对应孔洞的同时，对位标记10也制作出来，在晶片晶圆本体上形成呈阵列排布的若干个石英晶片4，单个石英晶片4四周预留有切割道11；[0120] 步骤1.8：使用去光刻胶液去除光刻胶膜，由此可以完成晶片晶圆的制作。[0121] S2、制备第一封装晶圆；[0122] 步骤2.1：对第一封装晶圆本体的上下表面依次进行研磨、抛光处理；[0123] 然后在第一封装晶圆本体表面通过磁控溅射、电镀或蒸镀方式，沉积耐蚀刻金属层材料，材料成分为Cr/Au或Ti/Au；[0124] 步骤2.2：通过旋涂或喷涂方式在第一封装晶圆本体表面形成光刻胶膜，通过光刻掩膜版曝光形成曝光图形，显影去除未曝光区域图形；[0125] 对第一封装晶圆本体下表面执行同样工艺，制作背面对称图形；[0126] 步骤2.3：使用对应金属刻蚀液，去除未被光刻胶覆盖保护区域金属层；[0127] 步骤2.4：将第一封装晶圆本体采用湿法刻蚀、干法刻蚀或激光刻蚀的加工工艺，制作对应孔洞；[0128] 步骤2.5：使用去光刻胶液去除光刻胶膜，使用对应金属刻蚀液，去除第一封装晶圆本体上剩余的所有金属；[0129] 步骤2.6：对第一封装晶圆本体进行金属电极镀膜加工，使用通过磁控溅射、电镀或蒸镀方式，在第一封装晶圆本体上下表面沉积金属材料(可选Cr、Ti、Ni、Ru、Cu、Au)；[0130] 步骤2.7：通过旋涂或喷涂方式在第一封装晶圆本体上下表面形成光刻胶膜，通过光刻掩膜版曝光形成曝光图形，显影去除未曝光区域图形；[0131] 对第一封装晶圆本体下表面执行同样工艺，制作背面对称图形；[0132] 步骤2.8：用对应的金属刻蚀液，去除未被光刻胶覆盖保护区域金属层，制作针对每一第一封装板8形成正面金属图案、反面金属图案以及贯穿对应孔洞的金属层；这样在第一封装晶圆上就形成若干个呈阵列排布的第一封装板8；[0133] 在刻蚀获得对应孔洞的同时，对位标记10也制作出来，在第一封装晶圆本体上形成呈阵列排布的若干个第一封装板8，单个第一封装板8四周预留有切割道11；[0134] 步骤2.9：使用去光刻胶液去除光刻胶膜，由此可以完成第一封装晶圆的制作。[0135] S3、制备第二封装晶圆[0136] 步骤3.1：对第二封装晶圆本体的上下表面依次进行研磨、抛光处理；然后在第二封装晶圆本体表面通过磁控溅射、电镀或蒸镀方式，沉积耐蚀刻金属层材料，材料成分为Cr/Au或Ti/Au；[0137] 步骤3.2：通过旋涂或喷涂方式在第二封装晶圆本体表面形成光刻胶膜，通过光刻掩膜版曝光形成曝光图形，显影去除未曝光区域图形；[0138] 对第二封装晶圆本体下表面执行同样工艺，制作背面对称图形；[0139] 步骤3.3：使用对应金属刻蚀液，去除未被光刻胶覆盖保护区域金属层；[0140] 步骤3.4：将第二封装晶圆本体采用湿法刻蚀、干法刻蚀或激光刻蚀的加工工艺，制作对应孔洞；[0141] 步骤3.5：使用去光刻胶液去除光刻胶膜，使用对应金属刻蚀液，去除第二封装晶圆本体上剩余的所有金属；[0142] 步骤3.6：然后对第二封装晶圆本体进行金属电极镀膜加工，使用通过磁控溅射、电镀或蒸镀方式，在第二封装晶圆本体上下表面沉积金属材料(可选Cr、Ti、Ni、Ru、Cu、Au)；[0143] 步骤3.7：通过旋涂或喷涂方式在第二封装晶圆本体上下表面形成光刻胶膜，通过光刻掩膜版曝光形成曝光图形，显影去除未曝光区域图形；[0144] 对第二封装晶圆本体下表面执行同样工艺，制作背面对称图形；[0145] 步骤3.8：用对应的金属刻蚀液，去除未被光刻胶覆盖保护区域金属层，即可制作针对每一第二封装板2形成正面金属图案、反面金属图案以及贯穿对应孔洞的金属层，这样在第二封装晶圆本体上形成若干呈阵列排布的第二封装板2；[0146] 步骤3.9：使用去光刻胶液去除光刻胶膜，由此可以完成第二封装晶圆的制作.[0147] S4、将第二封装晶圆、晶片晶圆、第一封装晶圆依次叠设键合后切割，包括以下步骤：[0148] 步骤4.1：采用标记对位的方式，将上述制备好的第一封装晶圆、晶片晶圆、第二封装晶圆依次叠起来，在真空环境下，采用常温或热压键合工艺将三层晶圆形成一个整体，完成晶片电极导通到焊盘的同时实现晶片的真空封装；[0149] 步骤4.2：采用激光微调工艺，使用激光从第二封装晶圆反面照射晶片电极，调节电极质量达到目标输出频率；[0150] 步骤4.3：使用刀片或激光切割工艺，沿着谐振器单元四周将单个器件切割分离开来，由此实现了表面贴装晶圆级封装谐振器的制作。[0151] 实施例3[0152] 本申请实施例2公开一种晶圆级封装谐振器的制备方法，同实施例2，不同的是，步骤1.4与步骤1.5间还包括：[0153] 采用湿法刻蚀、干法刻蚀或激光刻蚀的加工工艺对振动部和连接梁7进行减薄处理，使其达到预定的频率，同时可以给晶片预留振动空间。[0154] 实施例4：[0155] 本申请实施例3公开一种电子设备，电子设备包括上述的晶圆级封装谐振器，电子设备具体可以是振荡器、滤波器等电子设备中的关键元件，但凡包括晶圆级封装谐振器的电子设备均可。[0156] 本具体实施方式的实施例均为本申请的较佳实施例，并非依此限制本申请的保护范围，其中相同的零部件用相同的附图标记表示。故：凡依本申请的结构、形状、原理所做的等效变化，均应涵盖于本申请的保护范围之内。

专利地区：湖北

专利申请日期：2024-03-14

专利公开日期：2024-11-19

专利公告号：CN118199556B