一种存储器件的制造方法及存储器件发明专利

专利名称：一种存储器件的制造方法及存储器件

专利类型：发明专利

专利申请号：CN202411140063.7

专利申请（专利权）人：合肥康芯威存储技术有限公司
权利人地址：安徽省合肥市经济技术开发区宿松路3963号智能装备科技园D3栋5层

专利发明（设计）人：陈文涛,许建强,苏忠益

专利摘要：本发明提供一种存储器件的制造方法及存储器件，所述存储器件的制造方法，至少包括以下步骤：提供一衬底；在衬底上形成底部堆叠结构；蚀刻底部堆叠结构，形成第一沟道孔，第一沟道孔底部的径向尺寸为第一间距，第一沟道孔顶部的径向尺寸为第二间距，第一间距小于第二间距；在底部堆叠结构上形成上层堆叠结构；对上层堆叠结构进行干法蚀刻，形成第二沟道孔，第二沟道孔与第一沟道孔连通，且第二沟道孔底部的径向尺寸为第一间距，第二沟道孔顶部的径向尺寸为第二间距；以及对第二沟道孔的侧壁进行湿法蚀刻和干法蚀刻，第二沟道孔底部的径向尺寸由第一间距增大至第三间距。通过本发明提供的一种存储器件的制造方法及存储器件，可提高存储器件的品质。

主权利要求：
1.一种存储器件的制造方法，其特征在于，至少包括以下步骤：提供一衬底；
在所述衬底上形成底部堆叠结构；
蚀刻所述底部堆叠结构，形成第一沟道孔，所述第一沟道孔底部的径向尺寸为第一间距，所述第一沟道孔顶部的径向尺寸为第二间距，所述第一间距小于所述第二间距；
在所述底部堆叠结构上形成上层堆叠结构；
对所述上层堆叠结构进行第一次干法蚀刻，形成第二沟道孔，所述第二沟道孔与所述第一沟道孔连通，且所述第二沟道孔底部的径向尺寸为第一间距，所述第二沟道孔顶部的径向尺寸为第二间距；以及对所述第二沟道孔的侧壁进行蚀刻，所述第二沟道孔底部的径向尺寸由第一间距增大至第三间距；
其中，所述第二沟道孔底部的径向尺寸由第一间距增大至第三间距的方法包括以下步骤：对所述第二沟道孔的侧壁进行湿法刻蚀，在所述第二沟道孔的侧壁上形成多个凸出；
且在湿法刻蚀时，使用含有氢氟酸的溶液蚀刻氧化硅，使用含有硝酸的溶液蚀刻硅；以及对所述第二沟道孔的侧壁进行第二次干法刻蚀，移除所述凸出，使所述第二沟道孔底部的径向尺寸由第一间距增大至第三间距。
2.根据权利要求1所述的一种存储器件的制造方法，其特征在于，所述存储器件的制造方法还包括以下步骤：在所述衬底上形成外延层，且所述第一沟道孔暴露所述外延层。
3.根据权利要求1所述的一种存储器件的制造方法，其特征在于，在形成所述上层堆叠结构前，所述存储器件的制造方法还包括以下步骤：在所述第一沟道孔中形成阻挡结构。
4.根据权利要求3所述的一种存储器件的制造方法，其特征在于，在形成所述第二沟道孔后，所述存储器件的制造方法还包括以下步骤：移除所述第一沟道孔中的所述阻挡结构。
5.根据权利要求1所述的一种存储器件的制造方法，其特征在于，重复对所述第二沟道孔的侧壁进行至少两次湿法刻蚀和第二次干法刻蚀。
6.根据权利要求2所述的一种存储器件的制造方法，其特征在于，所述存储器件的制造方法还包括以下步骤：在所述第一沟道孔和所述第二沟道孔的侧壁上形成功能层和保护层，所述保护层覆盖所述功能层。
7.根据权利要求6所述的一种存储器件的制造方法，其特征在于，所述存储器件的制造方法还包括以下步骤：蚀刻所述第一沟道孔底部的所述保护层和所述功能层，在所述第一沟道孔底部形成开口；以及移除所述保护层。
8.根据权利要求7所述的一种存储器件的制造方法，其特征在于，所述存储器件的制造方法还包括以下步骤：在所述第一沟道孔和所述第二沟道孔的内的所述功能层上形成沟道层，且所述沟道层与所述外延层接触；以及在所述第一沟道孔和所述第二沟道孔内形成沟道绝缘层。
9.一种存储器件，其特征在于，使用如权利要求1至权利要求8任意一项所述的存储器件的制造方法形成所述存储器件，且所述存储器件至少包括：衬底；
底部堆叠结构，设置在所述衬底上；
第一沟道孔，设置在所述底部堆叠结构中，所述第一沟道孔底部的径向尺寸为第一间距，所述第一沟道孔顶部的径向尺寸为第二间距，所述第一间距小于所述第二间距；
上层堆叠结构，设置在所述底部堆叠结构上；以及
第二沟道孔，设置在所述上层堆叠结构中，且所述第二沟道孔与所述第一沟道孔连通，且所述第二沟道孔底部的径向尺寸为第三间距，所述第二沟道孔顶部的径向尺寸为第二间距，所述第三间距大于所述第一间距。 说明书 : 一种存储器件的制造方法及存储器件技术领域[0001] 本发明属于半导体制造领域，特别涉及一种存储器件的制造方法及存储器件。背景技术[0002] 在三维存储器件中，为增大存储器件的容量，会使用堆叠的存储层以对存储器件进行扩容。但是当堆叠的存储层过高时，会到时蚀刻的深宽比增大，使得形成的沟道孔的顶部和底部直径偏差过大，影响存储器件的稳定性。故采用串堆叠的方式减小单次蚀刻的深度。[0003] 但当在一个堆叠结构上形成另一个堆叠结构时，在两个堆叠结构连接处，下面一个堆叠结构中的沟道孔和上面一个堆叠结构的沟道孔之间的径向尺寸的偏差会形成一个拐角，导致堆叠结构连接处的存储层中沉积电荷不均匀，使得闪存受到读干扰的影响，进而影响存储器件的品质。发明内容[0004] 本发明的目的在于提供一种存储器件的制造方法及存储器件，可解决在串堆叠过程中，堆叠结构连接处的存储层中沉积电荷不均匀的问题。[0005] 为实现上述目的，本发明提供了一种存储器件，至少包括：[0006] 提供一衬底；[0007] 在所述衬底上形成底部堆叠结构；[0008] 蚀刻所述底部堆叠结构，形成第一沟道孔，所述第一沟道孔底部的径向尺寸为第一间距，所述第一沟道孔顶部的径向尺寸为第二间距，所述第一间距小于所述第二间距；[0009] 在所述底部堆叠结构上形成上层堆叠结构；[0010] 对所述上层堆叠结构进行第一次干法蚀刻，形成第二沟道孔，所述第二沟道孔与所述第一沟道孔连通，且所述第二沟道孔底部的径向尺寸为第一间距，所述第二沟道孔顶部的径向尺寸为第二间距；以及[0011] 对所述第二沟道孔的侧壁进行蚀刻，所述第二沟道孔底部的径向尺寸由第一间距增大至第三间距。[0012] 在本发明一实施例中，所述存储器件的制造方法还包括以下步骤：在所述衬底上形成外延层，且所述第一沟道孔暴露所述外延层。[0013] 在本发明一实施例中，在形成所述上层堆叠结构前，所述存储器件的制造方法还包括以下步骤：在所述第一沟道孔中形成阻挡结构。[0014] 在本发明一实施例中，在形成所述第二沟道孔后，所述存储器件的制造方法还包括以下步骤：移除所述第一沟道孔中的所述阻挡结构。[0015] 在本发明一实施例中，所述第二沟道孔底部的径向尺寸由第一间距增大至第三间距的方法包括以下步骤：[0016] 对所述第二沟道孔的侧壁进行湿法刻蚀，在所述第二沟道孔的侧壁上形成多个凸出；以及[0017] 对所述第二沟道孔的侧壁进行第二次干法刻蚀，移除所述凸出，使所述第二沟道孔底部的径向尺寸由第一间距增大至第三间距。[0018] 在本发明一实施例中，重复对所述第二沟道孔的侧壁进行至少两次湿法刻蚀和第二次干法刻蚀。[0019] 在本发明一实施例中，所述存储器件的制造方法还包括以下步骤：在所述第一沟道孔和所述第二沟道孔的侧壁上形成功能层和保护层，所述保护层覆盖所述功能层。[0020] 在本发明一实施例中，所述存储器件的制造方法还包括以下步骤：[0021] 蚀刻所述第一沟道孔底部的所述保护层和所述功能层，在所述第一沟道孔底部形成开口；以及[0022] 移除所述保护层。[0023] 在本发明一实施例中，所述存储器件的制造方法还包括以下步骤：[0024] 在所述第一沟道孔和所述第二沟道孔的内的所述功能层上形成沟道层，且所述沟道层与所述外延层接触；以及[0025] 在所述第一沟道孔和所述第二沟道孔内形成沟道绝缘层。[0026] 本发明还提供一种存储器件，使用如上所述的存储器件的制造方法形成所述存储器件，且所述存储器件至少包括：[0027] 衬底；[0028] 底部堆叠结构，设置在所述衬底上；[0029] 第一沟道孔，设置在所述底部堆叠结构中，所述第一沟道孔底部的径向尺寸为第一间距，所述第一沟道孔顶部的径向尺寸为第二间距，所述第一间距小于所述第二间距；[0030] 上层堆叠结构，设置在所述底部堆叠结构上；以及[0031] 第二沟道孔，设置在所述上层堆叠结构中，且所述第二沟道孔与所述第一沟道孔连通，且所述第二沟道孔底部的径向尺寸为第三间距，所述第二沟道孔顶部的径向尺寸为第二间距，所述第三间距大于所述第一间距。[0032] 综上所述，本发明提供的一种存储器件的制造方法及存储器件，在形成第二沟道孔后，蚀刻第二沟道孔的侧壁，使得第二沟道孔的底部径向尺寸从第一间距增大至第二间距，进而减小上层堆叠结构和底部堆叠结构之间拐角的尺寸，进而解决在串堆叠过程中，堆叠结构连接处的存储层中沉积电荷不均匀的问题，提高存储器件的质量。同时，在形成上层堆叠结构的过程中，在底部堆叠结构的第一沟道孔中形成阻挡结构，避免形成上层堆叠结构时沉积的物质影响第一沟道孔。同时，在形成功能层上形成保护层，在对功能层进行蚀刻时，保护功能层不受损伤，进一步改善存储器件的质量。附图说明[0033] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。[0034] 图1是本申请一实施例中形成外延层的结构示意图。[0035] 图2是本申请一实施例中形成底部堆叠结构的结构示意图。[0036] 图3是本申请一实施例中形成第一沟道孔的结构示意图。[0037] 图4是本申请一实施例中形成阻挡结构的结构示意图。[0038] 图5是本申请一实施例中形成上层堆叠结构的结构示意图。[0039] 图6是本申请一实施例中形成第二沟道孔的结构示意图。[0040] 图7是本申请一实施例中对第二沟道孔湿法蚀刻后的结构示意图。[0041] 图8是本申请一实施例中对第二沟道孔第二次干法蚀刻后的结构示意图。[0042] 图9是本申请一实施例中移除阻挡结构的结构示意图。[0043] 图10是本申请一实施例中形成功能层和保护层的结构示意图。[0044] 图11是本申请一实施例中在功能层上形成开口的结构示意图。[0045] 图12是本申请一实施例中形成沟道层、沟道绝缘层和导电插塞的结构示意图。具体实施方式[0046] 为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。[0047] 除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。[0048] 在本发明的描述中，需要理解的是，术语中“中心”、“上”、“下”、“前”、“后”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。[0049] 相较于磁盘来讲，以NAND闪存作为存储介质的存储器件具有非易失、读写速度快、抗震、低功耗、体积小等特性，可广泛应用于嵌入式系统、消费电子、航空航天等领域。根据每个存储单元中能保存的数据数量，闪存中的存储层从24层，32层，64层，96层，128层，逐渐增加到200多层，甚至300多层。随着堆叠结构的层数上升，沟槽孔的深宽比随之攀升，使得高深宽比的沟槽孔蚀刻工艺难度越来越大，32层或48层堆叠结构的沟槽孔深宽比例如为40：1，64层堆叠结构的沟槽孔深宽比例如为60：1，96层堆叠结构的沟槽孔深宽比例如为70：1。超深宽比刻蚀会导致沟槽孔的不完全刻蚀、尾端扭曲、中间弯曲、刻蚀均匀性不够等各种情况。故在形成存储介质时，使用串堆叠（stringstack）技术，即在某个位置将两个层数相对较小的堆叠结构串联起来。而串堆叠可以进行无限层次的串联，即例如使用3个64层堆叠结构实现192层的堆叠，使用4个64层实现256层的堆叠结构。串堆叠技术，需要将“层堆叠”和“刻蚀”交替进行，即在形成存储器件时，先形成一个堆叠结构，再蚀刻该堆叠结构形成沟道孔。之后在前一个堆叠结构上形成另一个堆叠结构，再蚀刻另一个堆叠结构，形成另一个沟道孔，并重复形成堆叠结构和沟道孔的步骤，直至形成所需数量的存储层。[0050] 请参阅图1至图12所示，本申请提供的一种存储器件的制造方法及存储器件，使用串堆叠技术形成存储器件。在形成存储器件时，先在衬底101上形成底部堆叠结构103，并蚀刻底部堆叠结构103，在底部堆叠结构103中形成第一沟道孔104。之后，在底部堆叠结构103上形成上层堆叠结构106，并蚀刻上层堆叠结构106，形成第二沟道孔107。在形成第二沟道孔107后，蚀刻第二沟道孔107的侧壁，减小第二沟道孔107与第一沟道孔104连接处形成的拐角的尺寸。[0051] 具体的，请参阅图1所示，在本发明一实施例中，先提供一衬底101。衬底101的材料可选用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S‑SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本实施例中，衬底101例如使用未掺杂的单晶硅制成。[0052] 请参阅图1所示，在本发明一实施例中，在衬底101上还设置有外延层102，外延层102例如为硅外延层，硅外延层位于衬底101上，且位于沟道孔底部。在形成图案化的外延层102时，可先在衬底101上形成一层图案化光阻层，图案化光阻层上设置有开口109，开口109暴露外延层102的位置。在形成图案化光阻层后，以该图案化光阻层为掩模，通过化学气相沉积法，在衬底101表面沉积一层外延层102。在形成外延层102后，移除图案化光阻层。[0053] 请参阅图1和图12所示，在本发明一实施例中，在外延层102上，设置有两层或多层堆叠结构，且每个堆叠结构中设置有沟道孔。且每个堆叠结构的沟道孔与其上设置的堆叠结构的沟道孔连通。在本实施例中，例如以衬底101上的堆叠结构包括底部堆叠结构103和上层堆叠结构106，且上层堆叠结构106设置在底部堆叠结构103上。[0054] 结合图1和图12所示，需要说明的是，本申请中的底部堆叠结构103和上层堆叠结构106并不限定于指的是衬底101表面的底部堆叠结构103和上层堆叠结构106，也可以是衬底101上多层堆叠结构中的任意两层堆叠结构。底部堆叠结构103和上层堆叠结构106可以是衬底101上最靠近衬底101的两层堆叠结构，也可以是衬底101上多层堆叠结构中部的两层堆叠结构，也可以是衬底101上多层堆叠结构中最顶部的两层堆叠结构。[0055] 需要说明的是，本申请对每层堆叠结构中存储层的数量不作限定，且每层堆叠结构中存储层的数量可以相同，也可以不同。[0056] 请参阅图1和图2所示，在本发明一实施例中，在衬底101上形成外延层102后，在衬底101上形成底部堆叠结构103。其中底部堆叠结构103包括多层存储层，且存储层包括层叠的栅层1031和隔层1032。即底部堆叠结构103包括层叠设置的栅层1031和隔层1032，且栅层1031和隔层1032交替设置。其中，栅层1031可以为钨金属层，也可以为多晶硅层。隔层1032为氧化硅层。在形成底部堆叠结构103时候，可以使用物理气相沉积法、化学气相沉积法或溅射法形成栅层1031，使用化学气相沉积法形成隔层1032。其中，栅层1031和隔层1032的层数可以为64层、96层或128层等。[0057] 请参阅图2至图3所示，在本发明一实施例中，在底部堆叠结构103中设置有第一沟道孔104，且第一沟道孔104暴露衬底101上的外延层102。具体可在形成底部堆叠结构103后，对底部堆叠结构103进行干法蚀刻，形成第一沟道孔104。其中，干法蚀刻的气体依据栅层1031和隔层1032的材料设置。在本实施例中，栅层1031例如为多晶硅层，隔层1032为氧化硅层。则使用氯基气体蚀刻栅层1031，使用氟基气体蚀刻隔层1032。在其他实施例中，若栅层1031为金属钨，则可以使用氯气、氧气和三氟化氮（NF3）的混合气体对栅层1031进行干法蚀刻。在具体蚀刻时，可依据栅层1031和隔层1032的厚度，控制每种蚀刻气体的通入时间，以对栅层1031和隔层1032交替蚀刻。在本实施例中，使用干法蚀刻形成的第一沟道孔104，由于蚀刻气体的各向异性蚀刻，第一沟道孔104底部的径向尺寸为第一间距H1，第一沟道孔104顶部的径向尺寸为第二间距H2，且第一间距H1小于第二间距H2。[0058] 请参阅图3和图4所示，在本发明一实施例中，在形成第一沟道孔104后，在第一沟道孔104中形成阻挡结构105。阻挡结构105填充第一沟道孔104，进而保证后续沉积上层堆叠结构106时，避免第一沟道孔104被形成上层堆叠结构106的沉积物质影响。具体的，阻挡结构105的材料可以为碳或有机物。在本实施例中，例如在第一沟道孔104中沉积碳，形成阻挡结构105。且阻挡结构105的表面与底部堆叠结构103表面位于同一平面上。[0059] 请参阅图4和图5所示，在本发明一实施例中，在底部堆叠结构103上，设置有上层堆叠结构106。上层堆叠结构106包括多层存储层，且存储层包括层叠的栅层1061和隔层1062。即上层堆叠结构106包括层叠设置在栅层1061和隔层1062，且栅层1061和隔层1062交替设置。其中，栅层1061可以为钨金属层，也可以为多晶硅层。隔层1062为氧化硅层。在形成上层堆叠结构106时候，可以使用物理气相沉积法、化学气相沉积法或溅射法形成栅层1061，使用化学气相沉积法形成隔层1062。其中，栅层1061和隔层1062的层数可以为64层、96层或128层等。在本实施例中，上层堆叠结构106中存储层的层数等于底部堆叠结构103中存储层的层数，以保证上层堆叠结构106和底部堆叠结构103以及其内形成的沟道孔的一致性。[0060] 请参阅图3、图5和图6所示，在本发明一实施例中，在上层堆叠结构106中，设置有第二沟道孔107。第二沟道孔107与第一沟道孔104连通，且第二沟道孔107的中轴与第一沟道孔104的中轴位于同一条直线上。具体可在形成上层堆叠结构106后，对上层堆叠结构106进行第一次干法蚀刻，形成第二沟道孔107。其中，干法蚀刻的气体依据栅层1061和隔层1062的材料设置。在本实施例中，栅层1061例如为多晶硅层，隔层1062为氧化硅层。则使用氯基气体蚀刻栅层1061，使用氟基气体蚀刻隔层1062。在其他实施例中，若栅层1061为金属钨，则可以使用氯气、氧气和三氟化氮（NF3）的混合气体对栅层1061进行干法蚀刻。在具体蚀刻时，可依据栅层1061和隔层1062的厚度，控制每种蚀刻气体的通入时间，以对栅层1061和隔层1062交替蚀刻。在本实施例中，使用干法蚀刻形成的第二沟道孔107，由于蚀刻气体的各向异性蚀刻，第二沟道孔107底部的径向尺寸为第一间距H1，第二沟道孔107顶部的径向尺寸为第二间距H2，且第一间距H1小于第二间距H2。而在底部堆叠结构103和上层堆叠结构106的连接处，由于第一沟道孔104顶部的径向尺寸（第二间距H2）大于第二沟道孔107底部的径向尺寸（第一间距H1），故会在底部堆叠结构103和上层堆叠结构106的连接处形成拐角。此时，且拐角的尺寸为：（第二间距‑第一间距）/2。[0061] 结合图6所示，本申请中拐角的尺寸为衡量整体沟道孔的径向尺寸所设置的尺寸，故会以与存储器件生长方向垂直的方向上，拐角的宽度W作为本申请中所述的拐角的尺寸。[0062] 请参阅图6至图7所示，在本发明一实施例中，在通过第一次干法蚀刻形成第二沟道孔107后，对第二沟道孔107的侧壁进行湿法刻蚀，以蚀刻第二沟道孔107的侧壁，在第二沟道孔107的侧壁上形成多个凸出。在本实施例中，可以使用含有氢氟酸的溶液蚀刻氧化硅，使用含有硝酸的溶液蚀刻硅。在经过对第二沟道孔107进行湿法蚀刻，由于湿法蚀刻的各向同性蚀刻，会在第二沟道孔107侧壁上形成多个凸出。[0063] 请参阅图6至图8所示，在本发明一实施例中，在对上层堆叠结构106进行第一次干法蚀刻以及一次湿法蚀刻后，再对第二沟道孔107侧壁上的上层堆叠结构106进行第二次干法蚀刻，以移除第二沟道孔107侧壁上的多个凸出。其中，第二次干法蚀刻的蚀刻气体与第一次干法蚀刻的气体相同。在经过第二次干法蚀刻后，第二沟道孔107的底部径向尺寸从第一间距H1增大至第三间距H3。则此时拐角的尺寸为：（第二间距H2‑第三间距H3）/2。由于第三间距H3大于第一间距H1，故经过湿法刻蚀和第二次干法刻蚀后，底部堆叠结构103与上层堆叠结构106之间拐角的尺寸减小。进而改善形成的拐角导致堆叠结构连接处的存储层中沉积电荷不均匀，使得闪存受到读干扰的影响的问题，提高闪存的品质。[0064] 请参阅图6至图8所示，在本发明一实施例中，在对上层堆叠结构106进行第一次干法刻蚀，形成第二沟道孔107后，可以对第二沟道孔107的侧壁进行一次湿法刻蚀和第二次干法刻蚀，也可以重复对第二沟道孔107的侧壁进行两次或多次湿法刻蚀和第二次干法刻蚀。进而降低拐角的尺寸，改善拐角导致堆叠结构连接处的存储层中沉积电荷不均匀的问题。[0065] 请参阅图8至图9所示，在本发明一实施例中，在完成对第二沟道孔107侧壁的蚀刻之后，移除第一沟道孔104内的阻挡结构105。具体的，可以通入氧气并加热，使得阻挡结构105被氧化，直接被移除。[0066] 请参阅图9至图10所示，在本发明一实施例中，在第一沟道孔104和第二沟道孔107的侧壁上，还设置有功能层108。其中，功能层108包括电荷阻挡层1081，电荷捕获层1082和电荷隧穿层1083。其中，电荷阻挡层1081覆盖第一沟道孔104和第二沟道孔107的侧壁、第一沟道孔104底部的外延层102以及上层堆叠结构106表面，电荷捕获层1082覆盖电荷阻挡层1081，电荷隧穿层1083覆盖电荷捕获层1082。且电荷阻挡层1081和电荷隧穿层1083例如为氧化硅层，电荷捕获层1082例如为氮化硅层。具体可在第一沟道孔104、第二沟道孔107的侧壁上依次沉积一层氧化硅层、一层氮化硅层以及另一层氧化硅层，形成功能层108。形成的功能层108覆盖第一沟道孔104和第二沟道孔107的侧壁、第一沟道孔104底部的外延层102以及上层堆叠结构106表面。[0067] 请参阅图9至图10所示，在本发明一实施例中，在形成功能层108后，在功能层108上形成保护层113，保护层113覆盖功能层108。具体可以在功能层108上沉积多晶硅形成保护层113。保护层113可在后续对功能层108进行蚀刻时，保护功能层108不会被蚀刻掉。[0068] 请参阅图10至图11所示，在本发明一实施例中，在形成保护层113后，蚀刻第一沟道孔104底部的保护层113和功能层108，在第一沟道孔104的底部形成开口109，且开口109暴露外延层102。在蚀刻功能层108时，可以使用干法刻蚀去除第一沟道孔104底部的功能层108。具体可使用氟基气体干法蚀刻功能层108，并可以依据功能层108中每个子层的物质设置蚀刻气体的种类和含量。其中，氧化挂层可以使用六氟化硫（SF6）、四氟化碳（CF4）、氧气（O2）和氩气（Ar）等气体进行蚀刻，氮化硅层可以使用六氟化硫（SF6）、三氟甲烷（CHF3）和氧气（O）2 等气体进行蚀刻。[0069] 请参阅图11至图12所示，在本发明一实施例中，在形成开口109后，先移除保护层113，并在第一沟道孔104和第二沟道孔107内的存储器件层表面形成沟道层110，且沟道层110覆盖第一沟道孔104和第二沟道孔107侧壁的功能层108，以及开口109底部的外延层102，使得沟道层110与外延层102接触。在本实施例中，可以在第一沟道孔104和第二沟道孔107内的功能层108上，采用原子层沉积，物理气相沉积或化学气相沉积的方法沉积一层多晶硅，形成沟道层110。[0070] 请参阅图12所示，在本发明一实施例中，在形成沟道层110后，在第一沟道孔104和第二沟道孔107内填充氧化硅，形成沟道绝缘层111。沟道绝缘层111填满第一沟道孔104和第二沟道孔107。之后，蚀刻沟道绝缘层111和沟道层110，形成顶部开口（图中未显示），并在顶部开口内沉积导电材料，形成导电插塞112。[0071] 综上所述，本发明提供一种存储器件的制造方法及存储器件，在所述衬底上设置底部堆叠结构，并在底部堆叠结构中设置第一沟道孔，且第一沟道孔底部的径向尺寸为第一间距，第一沟道孔顶部的径向尺寸为第二间距，第一间距小于第二间距。之后在底部堆叠结构上设置上层堆叠结构，并在上层堆叠结构中形成第二沟道孔，第二沟道孔与第一沟道孔连通，且第二沟道孔底部的径向从第一间距，经过湿法蚀刻和第二次干法蚀刻，增大至为第三间距，进而减小上层堆叠结构和底部堆叠结构连接处拐角的大小。[0072] 以上公开的本发明实施例只是用于帮助阐述本发明。实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

专利地区：安徽

专利申请日期：2024-08-20

专利公开日期：2024-11-29

专利公告号：CN118660459B